快板FPGA

Cadence®Allegro®FPGA系统规划器解决了工程师在PCB板上设计一个或多个大引脚数FPGA时遇到的挑战，包括创建初始引脚分配，与原理图集成，并确保设备在板上可路由。它为FPGA-PCB协同设计提供了完整的、可扩展的技术，可自动创建最佳的“设备规则精确”引脚分配。这种独特的位置感知解决方案通过用自动引脚分配综合取代容易出错的手动过程，消除了物理设计迭代，同时加快了最佳引脚分配。