DDR路由中的约束:限制的扩展能力

为了确保建筑设计的成功，人们应该瞄准具有数百万年历史的自然实验室已经为相同功能开发出的相同设计和功能限制(约束)。例如，利用大脑神经系统的自然约束来设计电子电路。

这与DDR路由中的约束条件是一样的——这些设计准则是为了应对电力的自然表达而发展起来的，这对设计师来说是一个挑战。设计师在设计时首先考虑这些潜在的信号完整性问题，这对于消除静态和确保高功能至关重要。这就是在DDR路由设计中应用约束或设计规则的地方。

什么是ddr ?

印刷电路板(PCB)布局通常使用某种形式的双数据速率(DDR)内存。顾名思义，DDR内存允许在一个时钟周期内发生两个数据位转换，从而在一个周期内将数据容量增加一倍。术语“双倍数据速率”意味着它可以在计时时钟的向上和向下周期上获取数据，不像以前版本的RAM只在一个时钟边缘上获取数据。

内存设备通常是手动路由的，以对潜在的路由问题(例如与ddr相关的地址、数据和控制信号之间的适当分离)进行深思熟虑的控制。

通过电子设计，DDR路由越来越普遍。

通过在一开始就在设计中设置某些限制参数，您获得高功能和信号完整性的机会就会增加。通过观察电路元件的自然公差，同时设计消除静电和保持信号一致性的参数，当PCB进入测试时，成功的机会更大。

DDR路由约束

DDR存储电路速度的提高使得PCB布局变得越来越复杂。时间和信号的完整性在高速下是至关重要的大量的数据传输。因此，设计人员使用了一组规定的“约束”——这些是在DDR路由布局中使用的限制、指导方针和技术。DDR路由中的约束可以包括延迟时间和匹配长度等元素，以及周围组件施加的温度限制。

当然，对于设计者来说，DDR路由约束是一种限制和要求，但是请考虑一下:一些非常聪明的人已经在DDR路由中创建了这些约束，使您的工作更容易，并且您的PCB在第一次就获得了功能上的成功。

DDR路由的约束可能包括:

• 工作温度

• 迹线角度、长度和迹线之间的距离

• 终止

• 供应电压

• 设置和保持时间

忽略DDR路由中的约束会发生什么?

如果不遵循DDR路由中推荐的约束，将导致电路不能按预期执行，并且功能不稳定。很难排除故障，内存电路可能会发生故障，以至于只有在特定的数据流输入和输出时，或在特定的工作温度下，才能看到数据损坏。

坚持设计约束可以减少出错的可能性

在DDR路由设计中使用建议的约束条件比使用仿真软件评估时间和预测更容易潜在电磁干扰。仿真有时需要多次迭代才能实现EMI兼容。

对小型化永无止境的追求增加了设计的发生率模拟、数字和射频电路与高压电路紧密结合。这些高压电路在DDR布线中需要额外的约束，以增加电气间隙和隔离的形式来保证操作人员的安全。

抑扬顿挫的Allegro PCB Designer一个可伸缩的设计工具是否包含了所有需要的东西创建一个完全集成的PCB布局设计流程。Allegro PCB Designer的核心包含一个约束管理系统PCB Editor，用于创建、管理和验证DDR路由中的约束。它还包括一个自动交互路由器，以及用于机械和制造CAD程序的接口。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧。