跟踪管理和数据分组路由指南

我上大学的时候被称为书呆子。除了上课，我整天都窝在房间里玩国际足联和魔兽。直到更新的版本需要更高的RAM容量，而我那台老旧的电脑缺乏这一点。

这是游戏需求急剧增长时期的开始。作为一名学生，我没有预算升级硬件，即使是一块RAM。今天，计算内存已经发展到DDR技术，值得庆幸的是，我可以跟上游戏的最新计算需求。

虽然将DDR3 SDRAM插入主板是小菜一碟，但设计一个包含它的PCB则是巨大的挑战。

DDR3基础知识

DDR代表双数据速率，DDR3 SDRAM于2007年首次推出，以取代其前身DDR2。尽管2014年推出了DDR4，但DDR3存储芯片在今天仍然很重要。

DDR3 SDRAM支持最高1066MHz的数据总线频率。但是，数据在存储芯片和一个单片机发生频率是时钟频率的两倍。对于每个时钟脉冲，在单个数据信号引脚中传输两位数据。

微处理器和DDR3 SDRAM之间的数据交换是通过一个接口完成的，该接口由地址总线、数据总线、数据频闪、数据掩码和时钟信号组成。数据总线是64位宽的，有15个地址引脚用于访问整个内存单元。

DDR3路由的挑战

DIMM上的DDR3 SDRAM有240个引脚，而连接到内存芯片的微处理器有更多的引脚。根据DDR3 SDRAM模块的不同，数据速率范围为400mhz ~ 1066mhz。即使在它的最低频率，你也会遇到在有限的PCB空间上传输高速信号．

虽然DIMM封装的引脚呈水平面展开，但微处理器的引脚通常以引脚网格阵列(PGA)或陆地网格阵列(LGA)的形式排列。具有网格阵列引脚的芯片布线更具挑战性，因为PCB上可供机动的空间较小。

通过微处理器LGA/PGA包，路由变得更加困难。

有64个数据连接，其中位以两倍于时钟频率的速度传输。在这样有限的空间和高速信号中，最受关注的是串扰，它会影响信号的完整性。此外，数据、地址、时钟和控制信号的跟踪长度对于防止传播延迟问题也是至关重要的。

DDR3路由指南

DDR3路由不适合胆小的人，因为您将在拥挤的PCB上处理多条高速走线。这里有一些建议可以帮助你。

建立数据分组

在DIMM DDR3 SDRAM上，有由数据频闪器连接的单独模块，通常称为通道。每个通道对应数据总线的8位。您需要用相应的数据掩码和数据信号对每个数据频闪进行分组。

交叉耦合和传播延迟可能会影响DDR3的路由。

路线数据信号优先

路由优先级应给予数据信号。首先要将分组数据信号从微处理器路由到DDR3 RAM，然后再进行寻址和其他控制信号。时钟信号最后路由。

然而，重要的是要记住，数据、控件、地址都引用到时钟，而且重要的是要防止这些跟踪长度的差异。

使用最小或等量的过孔

确保信号跟踪特定车道是很重要的共享相似的阻抗特性．因此，最好避免使用过孔。当使用过孔时，确保同一组上的所有走线具有相同的计数。

线路信号轨迹与地面相邻

所有的数据、地址、控制和时钟信号必须保持尽可能短。除此之外，它们必须在接地面附近布线，以确保干净和短的返回路径。这可以防止高速噪声耦合到PCB上的其他迹线。

即使您已经为DDR3 SDRAM小心地路由了连接，最好还是在PCB分析软件．OrCAD PCB Designer提供了模拟和分析DDR3设计中的约束所需的工具，具有智能布局功能和强大的DRC机制。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．