差分对信号分析:信号澄清与路由
你是否曾试图通过思考量子物理来说服自己入睡?嗯，我也没有;但是，我希望我可以。毕竟，量子物理学都是关于弦理论和反物质等很酷的东西。正电子和反质子似乎是电子和质子失散已久的兄弟。不幸的是，每一个都有相反的电荷和磁性，当它们聚在一起拍一张家庭照片时，发现它们是不同的，然后消失在科幻小说般的能量闪光中。
也许，仅仅是也许，那一瞬间的能量会带来另一个世界，在那里PCB设计团队永远不用担心差分对和阻抗匹配。然而，在现实中，我们需要抛开我们的差异，用差分信号来工作。
差分对信号分析:超越我们的差异
差分信号通过PCB上的一对耦合道传输信息。路由跟踪建立一个平衡传输系统，在PCB上传输相等和相反的差分信号。一条线路承载信号，而另一条线路承载信号的互补、相等、相反的图像。因此，差分迹总是在具有相同传播延迟的情况下携带互补的电压和电流。任何接收电路都对两种信号的差值作出反应。
从设计的角度来看，差分信号提供了几个关键的好处。当第二道迹作为第一道迹的参考时，电路不需要参考电压。微分对的使用也消除了shared-impedance耦合如果您的设计将发射机和接收机放在同一个包中，就可能发生这种情况。此外，差分信号最大限度地减少了信号对产生的电磁干扰，并保持对共模电噪声的免疫。
对于对称的、耦合的传输线对，信号传播发生在偶和奇模式。偶模或共模信号在两条线路中具有相等的相位和相同的极性，而奇模信号则具有相反的相位和不同的极性。在这两种情况下，信号的振幅保持不变。在奇模态下，信号从传输对的一条线路耦合到另一条线路，并从信号源移动到匹配的负载。虽然有一些信号流回源，但没有信号从匹配负载的远端返回。具有相同极性的导体与导线之间的公共接地之间的偶模信号。
通过阻抗
在进一步讨论之前，让我们重新看看阻抗。对于任何传输线来说，阻抗看起来就像一个电阻，并且与长度无关。我们从两个角度考虑阻抗。瞬时阻抗表示信号沿传输线传播时所看到的阻抗。如果我们画一条传输线，沿着线标出间隔，我们就能看到瞬时阻抗的不同值在每一个时间间隔。然而，具有均匀截面的传输线在每个间隔产生恒定的瞬时阻抗。
确保差动对阻抗是设计中的一个重要任务
特征阻抗代表表征整个均匀传输线的瞬时阻抗的单个值。换句话说，信号沿直线传播时，瞬时阻抗只有一个值。传输线的阻抗是特性阻抗。
我们可以用两种不同的方法来观察传输线的输入阻抗。如果我们在时域中查看输入阻抗，我们会看到一个随时间变化的阻抗，根据源阻抗、信号的上升时间，以及传输线的延时。在频域中，阻抗在任何一个频率上保持稳定。
当我们设计具有高频率和差分信号的pcb时，我们必须使用一种精确的方法来计算迹线宽度、厚度和路由，以考虑单端阻抗、差分阻抗和共模阻抗。
单端阻抗代表对地的跟踪阻抗。差动阻抗是指在两个差动道之间发现的电感阻抗和电容阻抗，它等于差动对上的电压与电流之比。每条差动对的阻抗参考地。共模阻抗发生在由一个共源并联驱动的一对。
微分阻抗匹配
现在，让我们进一步考虑奇模和偶模阻抗的行为。差分阻抗除以2得到每个迹线的奇模阻抗值，当我们考虑如何匹配阻抗时，它就变得相关。奇数模式的模式阻抗总是比偶数模式的阻抗低。
偶模阻抗等于一对由共同信号驱动的线路的阻抗。减小迹线之间的距离会增加奇模电流，但会降低奇模阻抗。当我们处理偶模信号时，减小迹线之间的距离会减小偶模电流，增加偶模阻抗。
不平衡阻抗允许共模电流流过参考线。然而，反过来，精确的平衡抵消了PCB设计中的共模电流。这种平衡行为通过使用具有相同宽度、长度、厚度和高度的痕迹来实现。
在整个电路中匹配阻抗可以产生所需的低驻波比(VSWR)。低驻波比的电路将最大的功率从源传输到负载。如果在电路设计中实现了50-Ω的特性阻抗，射频信号功率将有效地从源传输到负载。很少发生信号反射。任何阻抗失配都会引起诸如痕迹中的振铃和反射等问题，并降低电路传递能量的能力。
差分路由的频率和轨迹厚度
各种各样的因素强调了高频对阻抗的影响。让我们考虑一个简单的例子。在工作于10mhz的电路中，0.25毫米厚的痕迹的一厘米阻抗约为0.55欧姆。虽然小，阻抗引入了1%的误差到系统的特性阻抗50Ω。然而，你可以控制高频率对阻抗的影响，通过工作与微量导体的厚度和宽度，介电基板的厚度，以及基材的介电常数的冲击阻抗。
建立成功的差异轨迹。
轨迹方向的突然变化会引起阻抗的变化，或在PCB的长度或宽度上介电常数的变化。频率和温度的变化也会引起介电常数的变化。每一个方差都会影响射频电路的特性阻抗。
差分信号的PCB路由的目的不是要求特定的差分阻抗，而是确保完整的信号到达目标。在处理数据信号或时钟信号的电路中，缺乏适当的终止导致反射发生。串行终止只适用于时钟信号，并将终止置于近端。使用近端串联终端使驱动器将电路视为一个分压器。在终止后，驱动器处的振幅减小到1 / 2。当信号到达传输线末端时，整个信号反射并恢复振幅。
当您处理PCB设计时，您可以在差动对的两端放置并联端子。由于差动对工作作为一个传输线，你也可以把终端只在传输线的远端。无论位置如何，都应该将终止放置在尽可能靠近源或目标的位置。
不要满足于没有成功的事情设计和分析与微分对。利用OrCAD PCB设计者为了获得最精确的布局和分析结果，并确保阻抗与任何其他设计需求匹配，您需要验证。
如果你想了解更多关于Cadence的解决方案，跟我们和我们的专家团队谈谈．