电磁干扰和安全:危害、风险和避免它们的设计

“安全”这个词可以有几十个——甚至上百个——非正式和正式的含义。一个两岁的孩子寻求他或她父母的怀里的安全。被困在猛烈风暴中的人寻求避难所提供的安全。对于工业和制造业工厂来说，对安全的无休止的追求已经成为优先事项。

在每一个例子中，对“可靠性”的需求和“风险”的机会似乎都是“安全”的同义词。当我们讨论电磁干扰(EMI)对电子系统的影响时，可靠性、风险和安全问题也是相辅相成的。当我们与用于交通、医疗、能源生产和其他关键领域的关键系统合作时，这些问题会进一步放大。

EMI, EMS和EMC

当我们在PCB设计和电子系统中工作时，我们似乎不断尝试寻找消除电磁干扰(EMI)的方法。电磁干扰包括从一个设备传送到另一个设备或从一件设备到另一件设备的破坏性电磁能量。当我们使用电子系统时，我们应用电磁兼容的原则，寻找容易受到电磁干扰的区域。

手机、焊机、电机和其他设备都会产生电磁干扰。在设备层面，电磁干扰源包括微控制器、微处理器、发射机、机电继电器和开关电源。以微控制器为例，控制器内的时钟电路产生宽频带噪声，其中包含高达300兆赫兹的谐波干扰。EMI通过导体、辐射电场和磁场耦合成电路。

相比之下，电磁易感性(EMS)表示对电子放电(ESD)、电气干扰、闪电、电磁波和电气快速瞬变(EFT)造成的冲击的性能免疫程度。

ANSI对电磁兼容性(EMC)的定义如下:

电气和电子系统、设备和设备在规定的安全范围内的电磁环境中运行，而不会因电磁干扰而遭受或造成不可接受的退化的能力。”(ANSI c64.14 - 1992)。

EMI和EMC标准

电磁干扰会使系统无法执行关键功能。在医疗设备中，emi导致的问题可能会中断生物医学信息的交换，或向工作人员提供有关患者病情的错误报告。医疗设备对电磁干扰的敏感性从RFID对医疗设备的影响到助听器、电动轮椅和电动滑板车的电磁兼容性。

EMI问题的范围以及对消费、工业和军事应用的影响通过广泛的EMI和EMC标准变得明显。包括联邦通信委员会(FCC)、国际标准组织(ISO)、国际电工委员会(IEC)、美国国家标准协会(ANSI)、设备与辐射健康中心(CDRH)和许多其他机构在内的机构建立了与电磁干扰和电磁兼容要求有关的标准。

这些标准包括设计要求、排放测试和免疫测试。例如，IEC 61508表明设计要求必须包含所需电磁干扰水平的信息。该标准进一步说明了控制系统故障的技术和措施。在另一个例子中，IEC 60601-1-2涵盖了医疗设备安全和电磁兼容性的一般要求。

排放测试测量设备产生的噪音的数量和类型。IEC 1000-4-4和IEC 1000-4-3中所列的抗干扰性测量标准对设备的不同噪声频率进行了测试，并测量了设备对快速瞬变和辐射电磁场发出的噪声的容忍能力。下表介绍了几种发射和免疫测试。

识别电磁干扰的危害和风险

自20世纪90年代初以来，由于组件和系统的复杂性不断增加，再加上试图节约成本，电子设备的噪声边际增加了3db。模拟电路有安全裕度这与设备的信噪比有关。虽然数字电路有较大的安全裕度，但由于低电压逻辑和故障对数字应用的影响，安全裕度会缩小。如果电磁干扰中断数字电路中的精确开关，系统就会失速或故障。当器件工作在更高的带宽时，噪声排放和电路磁化率都会增加。

标准和设计最佳实践以降低复杂性增加时的风险为目的。由于电磁干扰会损害关键应用，风险评估也包括危害评估和危害概率评估。我们把危险定义为任何可能造成伤害的东西，然后考虑伤害的程度和严重程度。当我们考虑风险时，我们认识到不是所有的危险都会产生相同程度的危害，然后确定危害发生的概率。

危害和风险评估包括系统的环境、设计和应用。在电路设计和元件选择方面，电磁干扰影响危害发生的概率。当你设计电路时，你必须认识到如何消除或减轻EMI以达到更低的风险水平。在设计和生产电路和产品的过程中，要认识到潜在的安全隐患和要求以及电磁干扰的风险。

电气危害在电路设计中是很重要的

使用最佳设计实践来避免电磁干扰

PCB设计的目标应该是实现良好的信号完整性。这一目标也有助于建立一个拒绝电磁干扰并具有良好电磁兼容性的电路。获得EMC需要研究从pcb和电源到电缆和外壳的整个产品。您的设计应确保数字电路和模拟电路之间的兼容性，仔细设计布局，并识别需要良好的接地和保护实践。针对电磁兼容的设计包括通过具有连续接地规划的极低阻抗返回路径来减少辐射辐射和提高辐射抗扰度，并为输入/输出和电源信号增加保护电路。

通过保持噪声水平低于信号水平来获得信号完整性。对于数字电路，噪声裕度应该保持在毫伏范围内。进一步，你必须保持EMI发射水平在微伏和微安范围。为了实现这些EMC目标，高速信号必须有适当的终止端。您可以使用差分信号来减少排放，并在电源引脚上使用解耦电容器来减少开关噪声。

此外，电路设计必须控制阻抗。您可以通过较慢信号的源端来保持阻抗控制，并通过从一个平面到另一个平面的连续返回路径。当信号穿过分裂平面时，使用解耦电容。在设计PCB布局时，要识别容易受到电磁干扰的关键痕迹。这些痕迹包括进入或离开PCB的线、传输高速时钟和数据信息的线、模拟输入线和数字线。

使用Cadence工具为您布局和分析电路需要是你可以做出的一些最好的选择，特别是在EMI和安全问题。Cadence的快板PCB编辑器使所有的设计规则检查和布局管理成为可能，你需要让你的设计安全生产。

如果你想了解更多关于Cadence的解决方案，跟我们和我们的专家团队谈谈．