寄生电容和电感如何影响你的信号

当我开始使用敏感的光电组件输出微弱的电信号,我开始意识到信号完整性的重要性在我们的信号处理板。我不知道一些简单的处理,比如跟踪长度或板厚度可以产生巨大的波动我的信号。经过多次晚上盯着数据试图理解这个问题,我开始了解等效电容和电感形成我的董事会。

速度较低的数字,低频模拟或纯直流电路板,寄生现象经常被忽视,因为他们没有一个明显的对这些设备的功能的影响。设计师在高频率操作的多氯联苯,高数据率,利用混合信号必须考虑寄生电容和电感在布局阶段。

寄生电容和电感

寄生电感通常是作为事后在高速设计、电力电子,甚至multiboard电力系统或系统与高强度无线功能。任何结构的半导体或导电材料在印刷电路板会有一些寄生电感,导致串扰等问题,导致电流由于电磁干扰,噪声耦合,和其他影响,降低信号质量。

不幸的是,寄生电容和电感在PCB是不可避免的。PCB是由许多平行由绝缘体分开进行元素,基本上形成了一个电容器。同样,导体在PCB将不可避免地形成完整的循环,创建一个等效电感。

测量寄生电感和电容PCB是极其困难的。然而,它可以直接从第一原理计算。通常,你会发现寄生电感的不同位置,在你的董事会在nH的顺序,而寄生电容达到较长的pF。非常大的董事会和/或更广泛的痕迹可以有更高的寄生电容和电感。

管理痕迹在你的印刷电路板是很困难的

数字和模拟电路板的问题

每个垫出现在你的董事会增加了自己的寄生电容,和每一个跟踪自己的寄生电感补充道。垫还添加自己的寄生电阻,导致红外损失,尽管这可以最小化与适当的焊接。

在处理任何组件,开关迅速,特别是开关电源、开关的瞬间迸发的电流分量和传播信号跟踪将引起电压峰值附近的痕迹。跟踪与一个更大的寄生电感将经历更大的感应电压尖峰。这通常会增加误比特率在数字系统中,尽管在电力电子,这可能会导致无意识的在附近的逻辑电路开关。

寄生电容在电力电子也可以减缓高速场效应晶体管的开关时间,增加切换损失。虽然这轻微降低了感应电压激增下游组件,生成的强磁场在交换仍然可能造成非自愿交换。

在模拟电路中,杂散电流引起的高频模拟信号可能会干扰其他模拟组件的操作,或模拟的一部分混合信号组件。模拟信号从一个跟踪/组件可以引起另一个跟踪/组件的低水平振荡当寄生电感低至1 nH。寄生电容也会导致串扰,甚至低水平的寄生电容会影响放大器电路的增益。

减少寄生电容和电感

不幸的是,你永远无法完全消除寄生。然而,有一些简单的布局选择你可以帮助减少寄生问题。选择正确的组件也可以防止出现信号问题,寄生电容和电感。

减少寄生电感需要使痕迹的等效循环覆盖面积尽可能小。最好的方法是把关键的地平面痕迹包含你的地平面层的正上方。在层板中,您可以将底层和路线上的动力飞机电源和地面飞机之间的一些敏感的痕迹。这将防止电磁干扰信号在一层从诱导噪声信号在另一层。

确保设计的完整性与智能布局和电路板的计划。

而在图层堆栈薄层将降低循环区和寄生电感,它将增加寄生电容。因此,您需要的地方就最小化了电感和电容是最大化。你可以计算这个手工甜点,或者您可以使用仿真工具不同层堆栈来确定正确的层厚度。在某些情况下,将约束层厚度如果您使用的是董事会与大量的层。

寄生IC制造商已解决问题通过实施新的架构。例如,一些新的切换ICs安排场效应晶体管芯片在三维空间中,平行或反平行的方向。这样的安排就像一双微分,这些电路元素之间很好地抑制辐射EMI。这也几乎消除了寄生电感之间相邻的电路集成电路中的元素,使这些组件更受辐射或外部电磁干扰。

在新的高速数字应用程序,多个数据行可以运行10 Gbps的年代,寄生电容和电感可以产生沿信号路径阻抗失配。任何不匹配引起的寄生现象将产生反射的地方,最终增加定时抖动和误比特率。阻抗应该匹配整个线传输高速数据信号。

使用正确的设计软件能帮助你实现最好的布局选择和减少问题由寄生电容和电感。设计方案,包括模拟功能可以帮助您识别寄生阻抗不匹配时出现。你也可以尝试不同的布局选项将帮助您减少寄生在信号完整性的影响。

值得庆幸的是,节奏是提供正确的布局和设计软件与轻松集成分析和仿真工具确保你的设计工作流不会中断和你的设计时仍保持其完整性送到了制造业。

如果你想了解更多关于节奏是如何对你的解决方案,跟我们和我们的专家团队。