如何减少PCB布局中的串扰

您是否曾经参加过同时进行多次对话的会议？这种情况通常意味着会议的富有成效，再加上您需要的信息可能会被其他对话淹没。您可能会注意到，人们开始互相倾斜，同时同时提高声音，以便听到声音。像这样的串扰会造成真正的混乱，这是人们寻找借口以避免开会的原因之一。

尽管离开会议可能不是世界上最糟糕的主意，但错过了您的工作信息。以同样的方式，当您的电路板上有串扰时，板可能无法正常工作，您也可能会在那里丢失重要信息。为了避免这种情况，符合PCB设计师的最大利益，可以找到消除其设计中串扰潜力的方法。让我们谈谈串扰和一些不同的设计技术，这些技术可以回答如何减少PCB布局中的串扰。

在印刷电路板上的串扰

电路板中的活动过多会使信号的传输变得困难。考虑并排运行的电路板上的两个迹线。如果一个迹线的信号比另一个信号更大的幅度“响亮”，则它可能会超越其他迹线。就像在嘈杂的房间里很难在试图说话时保持自己的想法，PCB上的“受害者”痕迹也会受到大声信号的影响。问题是，受害者信号将开始像侵略者信号一样行事，而不是表现出应有的方式。

串扰定义为印刷电路板上痕迹之间的无意电磁耦合。另一个信号在另一个信号中压倒一个信号是这种耦合的结果，即使这两个迹线没有彼此进行物理接触。这可能会在具有可接受的痕量间距的PCB上发生，但是对于串扰而言，间距不可接受。

除了在同一层并排的两个痕迹之间进行串扰的潜力外，对于在两层之间垂直平行的距离痕迹的痕迹还有更大的风险。这种效果称为宽边耦合，并且由于两个信号层仅被非常小的核心材料厚度分离而发生。该距离通常小于同一层上两个迹线之间的间距。

通过强大的路由准则弄清楚您的跟踪布局

您的PCB设计工具如何帮助您解决串扰问题

这些天来，您与您的电路板上的串扰区域努力，这是您的盟友，这就是PCB设计工具的功能。在某一时刻，设计工具对您可以帮助您的帮助很小，但事实并非如此。

您可以设置大量的设计规则，以指定轨迹之间的间隙以及板上的其他对象。您甚至可以根据特定的网络或路由这些网的区域设置不同的间隙值。这将有助于您极大地设置设计，以避免串扰可能发展的情况。

设计工具还具有特定的功能，可在特定的宽度和间隙中路由差分对，您可以设置痕量长度以及规则，以彼此匹配特定的痕量长度。您还可以指定板的哪些层可以在某些网上进行路由以及这些层上的痕迹的首选方向。您还可以使用串扰计算器以及其他模拟和分析工具。我们今天可以使用的设计工具包含各种设计约束可以帮助解决Crosstalk等问题的功能，我们只需要将它们工作即可。

让您的测试比这更稳定

如何减少串扰的设计方法

现在，我们已经谈论了什么是串扰以及您的PCB设计工具如何为您提供帮助，让我们看一些基本的PCB设计技巧，以避免您的设计中的潜在串扰区域：

• 配置板图层，以便两个相邻的信号层具有首选的路由指示，这些路由指示相互交叉，而不是彼此平行。如果第二层运行“北向南”，请确保第三层运行“东到西”。通过这种方式，您可以最大程度地减少广泛耦合的可能性。
• 使用两个相邻信号层之间的接地平面，以减少更多的宽边耦合的机会。这不仅会增加图层之间的距离，而且这种配置也会为您提供通过接地平面的更好的回程路径。
• 在高速路由（差速度对，时钟路由等）和其他路由之间保持尽可能多的空间。这一般原则这是通过以三倍的线宽度向中心隔开痕迹，中心的中心，可以阻止其70％的电场，以免相互干扰。

串扰会在您的设计中引起严重的问题，您将需要尽可能多地学习它。我们在这里给您的是朝着这个方向迈出的重要第一步，可以使您走上正确的道路。朝正确方向朝着正确方向使用PCB设计工具创建的目的是尽可能多地帮助您，以避免PCB设计中的Crosstalk之类的问题。节奏的PCB编辑器有大量的设计规则您可以用来设置设计以减少PCB布局中的串扰。

如果您想了解有关Cadence如何为您提供解决方案的更多信息，与我们和我们的专家团队交谈。