最佳高速SPI布局路由提示
如果你在这个城市待过一段时间,你可能至少坐过一次公交车。的确,它不提供自己开车的自由,但它也不需要你在到达最终目的地后漫无目的地寻找停车位。如果你像我一样经常乘坐公交车,那么你可能也有过公交车不同步而错过换乘的经历。这种异步总线路由总是发生在一个糟糕的时间,你会在工作或重要约会中迟到。
异步数据传输也是微控制器和外设之间通信的主要问题。虽然,这可以通过不断向每个传输单元发送启动和停止位来解决,但这是不有效的。更好的方法是使用串行外围接口(SPI)进行同步数据传输。为了使SPI最有效,除了时间之外,还有一些必须考虑的因素。让我们来看看如何优化高速SPI布局路由。但是,首先让我们清楚地定义SPI布局。
什么是高速SPI布局?
今天,大多数电子设备和系统在某种程度上被认为是“智能”的。在这种情况下,智能意味着系统由一个微控制器组成,本质上是一个IC芯片上的小型计算机,它可以控制数据或信息如何以及何时发送到外部组件或设备或从外部设备接收。这些外部设备或组件被称为外围设备。外设根据其与微控制器的数据传输关系分为三种类型之一,如下所示:
外设类型
外围型 |
常用部件或设备 |
输入设备 |
向微控制器发送数据或信息;例如ROM模块。 |
输出设备 |
从微控制器接收数据或信息;比如LED显示屏。 |
输入/输出设备 |
向微控制器发送数据或信息,并从微控制器接收数据或信息;比如SD存储卡。 |
微控制器及其外围设备可以安装在同一个集成电路上。在这种情况下,路由是内部的,而不是设计活动。然而,当外设在微控制器IC的外部时,无论是在同一PCB上还是通过电缆互连,跟踪路由都是必要的。这就是SPI布局发挥作用的地方。
串行并行接口或SPI布局可以定义为微控制器和外围组件或设备之间的走线路由。布局包括单独的数据线、时钟线和控制线或选择线。
在大多数情况下,微控制器和外设之间的通信是高速的。一般来说,高速是指50MHz以上;然而,PCB上的高速是信号开始受到传输线上反射的影响。通过将迹线长度的信号传播时间除以信号上升或下降时间,可以获得更准确的测定。如果这个比值大于1.0,那么你的轨迹在高速区域.
在下面的图中,显示了用于高速SPI布局的信号之间关系的示例。
高速SPI信号图
如图所示,每个外设的布局通常包括以下内容:
CLK:确保设备之间的同步。
DATAOUT:用于从微控制器传输数据。
DATAIN:用于数据传输到微控制器。
SELECT:用于激活/取消激活外围设备。
与上面所示的单向数据传输相反,一些布局利用了一条双向数据线;但是,时钟和选择线仍然是分开的。在路由SPI布局时,应该应用良好的跟踪路由准则;但是,为了优化生产和操作的布局,还必须考虑其他一些因素。
如何优化您的高速SPI布局
微控制器和外设之间快速、可靠的通信是选择实现SPI布局的动机,而不是较慢且有时冗余的异步数据传输方法。尽管该方案本身固有地使SPI优于这种替代方案,但也存在可以改进的缺点,以实现最佳或最优的高速SPI布局。一个主要缺点是需要多行,这可能意味着在电路板上有更多的空间,并带来跟踪路由的挑战。但是,下面列出了一些提示,可以帮助您解决这些问题。
高速SPI布局路由提示:
技巧1:保持所有SPI布局痕迹尽可能短
微控制器和外围设备之间需要多条线路,这使得组件安装成为一个更大的问题,它们应该尽可能靠近地放置,以最小化迹线长度。
提示2:保持所有SPI布局轨迹的长度相同
你的SPI轨迹不是差分对;但是,这样对待它们对您的SPI布局设计是有利的。特别是,建议采用相同长度、铜重量和阻抗的数据传输线路。
提示3:在所有轨迹上使用恒定的阻抗
对于高频传输,一致的阻抗对于最佳信号完整性至关重要。这可能是常用50 Ω阻抗用于许多连接器的板互连或其他一些固定阻抗计算专门为您的板。
提示4:选择有助于信号完整性的材料
对于大多数电路板设计,经常使用FR-4就足够了。对于高速设计,您的材料选择更重要的是介电常数将影响阻抗和信号传播。
通过应用上述技巧,您可以为您的设计创建最佳的高速SPI布局。为了可制造性和操作可靠性,这些设计选择也必须遵守合同制造商(CM)的DFM规则和指导方针。
在路由SPI布局时,拥有一个创新和全面的PCB设计软件工具是一个明显的优势。没有比Cadence的旗舰Allegro软件包更好的选择了,该软件包包括以3d方式路由和分析轨迹的功能,如下图所示。
3D Trace路由分析
用这个和那个PCB设计和分析能力您可以快速创建最佳SPI布局。在设计中使用视觉反馈和控制跟踪自动化你可以放心,你的设计是可制造的。
如果您想了解更多Cadence如何为您提供解决方案,跟我们和我们的专家团队谈谈吧.