在您的设计中使用高速和射频PCB迹长

2019年7月2日

一名女子因不安全驾驶速度而收到交通罚单的图片

有个警察就住在我家那条街上。他是一个非常好的人，我们有很多共同点，除了我们如何理解交通规则的安全驾驶速度。我倾向于把张贴的速度标志看作是一种“指导方针”，而他认为应该严格执行。我们为此开了很多年的玩笑，直到他最后问我，我在设计电子产品时是否也抱着同样漫不经心的态度。我得承认，他骗了我。

如果我们用我对待限速的态度来对待PCB设计，我们可能永远无法让电路板通电，更不用说正常工作了。让我们面对现实吧，除了保证我们的安全，交通规则的存在是为了指导我们，让交通有效地运行，不受干扰。同样，PCB设计规则和约束也为设计提供了指导，以使电路板有效地工作而不中断。让我们仔细看看如何使用这些规则和约束来帮助我们控制我们设计的电路板中的高速和射频PCB迹长。

如果没有适当的护理，高速和射频PCB迹长在你的设计中会引起问题

然而PCB设计过去非常宽容的轨迹是如何路由的，这不再是今天的高速设计的情况。许多年前，简单地将设计扔到自动外壳中，然后按照它出来的方式使用它是标准的做法。这种路由在今天的高速设计中会导致一个董事会充满信号完整性问题包括反射，信号损失，计时，甚至地面反弹。

高速传输线上的长迹线可以充当天线和辐射电磁干扰(EMI)。所有的信号都以电磁波的形式传播，并以更高的频率辐射更多，从而导致干扰。为了减少潜在的电磁干扰，最好保持这些痕迹尽可能短，并远离其他痕迹。在高速设计中，最好确保在它们下面有足够的地平面，以便于返回路径。

还有很多其他的设计问题，如板层堆叠和组件的位置，因素信号完整性的困难。但如何跟踪路由通常是一个大问题的一部分:

阻抗:要使信号在没有任何失真的情况下通过轨迹，它需要一个没有任何变化的轨迹在阻抗．跟踪阻抗可以随着跟踪宽度的变化而变化，通过一个通道通到另一层，或者如果路由中有存根。
相声:当具有大量传输活动的高速线路彼此靠得太近时，会导致电感耦合和电容耦合。为了防止这种情况，这些痕迹之间需要有更大的空间，它们需要有更短的平行运行长度，并且它们必须尽可能接近地平面。
理想的返回路径非理想的回程路径在高速设计的有限速度和可靠性方面带来了困难。对间隙宽度和间隙长度的敏感和依赖将使更准确的计时。合理利用去耦电容可以缓解非理想返回路径中的一些时间和间隙效应问题。
微分信号:如果差分信号间距不适当，您的设计可能容易受到串扰。在使用或复制时钟信号的组件或设备附近放置高速跟踪可能会导致干扰。一致的痕迹宽度还可以鼓励传输线阻抗匹配。

保持高速和RF PCB轨迹长度的最佳方法是在布线时使用设计规则和约束。

OrCAD PCB Designer 3D布局截图

先进的高速设计规则是当今设计的必要条件

设计规则和约束如何帮助保持跟踪长度一致

对于那些长期使用PCB设计CAD系统的人来说，我们都非常清楚工具中内置的设计规则。有一些规则控制着轨迹的宽度和间距，以及轨迹到其他对象(如垫片和通孔)的间隙。组件之间的间隙和其他板功能之间的间隙也有规则。在大多数情况下，这些规则的设立是为了确保板的设计符合制造和装配的要求你的合同制造商这样板子就可以造了。

然而，设计规则和约束还有另一个目的，那就是为高速设计保持电气公差。这些规则是对常规PCB drc的补充。例如，设计上的最小痕迹宽度可能是0.005英寸宽，但您可能有特定的高速网，它们之间需要0.010英寸的间距。虽然这只是一个简单的例子，但在设计高速和射频轨迹时，还有很多规则可以帮助我们:

跟踪长度:该规则允许用户为跟踪设置一个目标值，以便将其路由到特定的长度。
跟踪匹配长度:这允许用户匹配多个轨迹的长度，以协调其信号的时间。
微分对:这是一个规则绑定到一个路由功能,允许用户路线一双微分的两网紧密结合在一起。
跟踪调:对于那些需要更多长度的轨迹，这是另一个与函数绑定的规则，该函数将创建蛇形路由以实现其目标长度。
网络类:对于需要独特设计规则的高速网组，可以根据特定的规则将它们全部分配到特定的高速网类中。
信号路径高速设计通常涉及到信号通过一系列网的传输。一个信号从一个IC开始，经过不同的组件，如电阻，然后在另一个IC上终止。专门的规则将信号路径中的这些不同的网组合成一个完整的信号。