在设计中解决耦合电容

2020年8月11日

关键的外卖

不同网间的寄生耦合是通过寄生电感和寄生电容实现的。
耦合电容定义了信号在网络之间传输以产生返回路径、串扰或整体电路阻抗的容易程度。
电路模拟器中的前端设计功能可以帮助您检查网络中的耦合电容将如何影响信号行为。

像这样一组复杂的互连会受到耦合电容的影响。

无论您是为新的IC设计电路，还是为具有离散元件的PCB布局设计电路，设计中导体组之间都会存在耦合电容。你永远无法真正消除像直流电阻、铜质粗糙度、互感和互电容这样的寄生。然而，通过正确的设计选择，可以将这些影响减少到不会导致过多的串扰或信号失真的程度。

耦合电感很容易发现，因为它主要以两种方式出现:

两个不垂直运行的网，并参考回一个接地平面，可以有面对面的回路(互感)。
每个提供返回电流路径的平面与其参考网(自感)都有一定的耦合电感。

耦合电容更难以精确定位，因为它无处不在。任何时候导体被放置在PCB或IC布局中，它们都会有一些电容。这两个导体之间的电位差使它们像典型的电容器一样充放电。这导致位移电流偏离负载分量和信号，以高频(即串扰)在网络之间交叉。

使用合适的电路模拟器工具，您可以模拟LTI电路中的耦合电容如何影响时域和频域的信号行为。一旦设计了布局，就可以从阻抗和传播延迟测量中提取耦合电容。通过比较结果，可以确定是否需要更改布局以防止网络之间不必要的信号耦合。

电路中耦合电容的原因是什么?

电路图没有明确说明电路中导体之间的耦合电容。这是因为耦合电容取决于以下几个方面:

几何学。导体之间的距离，它们的横截面积，以及布局中相互面对的区域的大小将决定电路的电容。
介电常数。分离导体的电介质有一个高介电常数，耦合电容与介电常数成正比。
寄生之间的耦合。单个导体可以与多个网具有耦合电容。这些电容与其他寄生电容和电感结合产生复杂的耦合，这可能是一个复杂的频率函数。

由于耦合可以是频率的复杂函数，返回路径和串扰信号产生的结果也可能与源信号的频率不同。这是由于设计的电路、耦合电容和任何其他寄生(直流电阻和寄生电感)形成的等效网络的传递函数。

检查寄生如何影响你的板需要前布局和后布局模拟工具。预布局模拟要灵活得多，但它们不会考虑布局中的几何形状，因为布局还没有创建。相比之下，正确的数值布局后模拟工具几乎可以精确地解释寄生，但很难精确地指出布局中产生最强耦合的确切部分。此外，如果不更改布局，就无法通过扫描不同的耦合电容或电感值来找到可接受的寄生耦合级别。

耦合电容建模工具

因为在布局完成之前，布局中的耦合电容是未知的，所以开始建模耦合电容的位置是在原理图中。这是通过在关键位置添加电容器来实现的，以模拟组件中的特定耦合效应。这使得耦合电容的现象学建模取决于电容器放置的位置:

输入/输出电容。实际电路(ic)的输入和输出引脚由于引脚和地平面之间的分离会有一些电容。对于小型SMD组件，这些电容值通常为~ 10pf。这是在预布局模拟中要检查的主要要点之一。
网间电容。在两个携带输入信号的网络之间放置一个电容器，可以模拟网络之间的串扰。通过可视化受害者和攻击者的网络，您可以看到打开攻击者是如何在受害者身上诱导信号的。因为这些电容非常小，而且串扰也依赖于互感，所以通常只进行串扰模拟后排版精度最高．
跟踪电容回地平面。即使迹线很短，它仍然会有相对于地平面的寄生电容，这是在短传输线上产生谐振的原因。

示例:BJT输入引脚的耦合电容

作为一个例子，让我们看看BJT晶体管的输入引脚和它的参考平面之间的耦合使用瞬态分析在PSpice软件。下面的示意图显示了一个示例电路，其中包括在短传输线上的寄生建模。短路线上的电感和电容(分别为L1和C1)，以及电阻，模拟短路传输线的行为，在输出上有一些电阻。该系统中的源是一个从0到5 V的脉冲源，具有2 ns的上升/下降次数和100 ns的重复频率(10 MHz)。晶体管Q1是一个40237 NPN晶体管。

放置电容C2来模拟Q1输入端的pi电容。一个更精确的模型将包括连接到底座的引脚封装电感，但我们现在将重点放在耦合电容回到地平面。

PSpice中的耦合电容模拟原理图。

为了研究输入耦合电容如何影响信号行为并可能导致失真，将电容的值定义为全局参数CAP2。这是通过打开组件属性对话框并将组件值设置为{CAP2}来定义的。需要使用PSpice中的Place part菜单中的PARAMS部分在原理图上放置全局参数。在下面的图像中，我为C2定义了从10到110 pF的参数化扫描范围(20 pF增量)。这总共给出了6条曲线，每个C2值对应一条曲线。

在PSpice中定义参数扫描范围。

现在已经定义了耦合电容范围，是时候运行模拟并检查耦合电容如何影响信号行为了。

时域和频域结果

下图显示了10 MHz脉冲流中第一个脉冲的发射器电压的放大视图。我们可以在这条短传输线上看到明显的共振振铃。耦合电容较小时，振铃最大(绿色曲线，C2 = 10 pF)，但随着耦合电容的增大，振铃逐渐减小(紫色曲线，C2 = 110 pF)。

参数扫描的结果是时域。

耦合电容的作用是将信号带宽中的高频分量作为位移电流分流到地平面。这可以很好地在频域结果中看到，这是用傅里叶变换计算的。

参数扫描的结果在频域。

在信号带宽的高频端(~120 MHz及更高)，当耦合电容较大时，这些频率的峰值电平较低。实际上，Q1和C2就像一个具有高截止频率的低通滤波器。请注意，这些信号的膝盖频率约为175 MHz，占总信号功率的75%。我们可以看到，耦合电容在该频率以下开始产生滤波，导致信号失真。

添加源阻抗匹配

尽管随着耦合电容的增加，振铃略有减少，但较新的集成电路往往具有较小的特征，从而获得较小的耦合电容。在这种情况下，这是有问题的，因为瞬态响应导致无阻尼振荡具有更大的振幅。这就突出了在电路设计中对源端终止的需求。如果我们将源的输出阻抗匹配到~50欧姆，就会期望瞬态响应具有较低的振幅，并可能表现出严重阻尼或过阻尼振荡。

下图显示了一个50欧姆电阻与脉冲电压源(V1)串联以提供源终止的瞬态分析结果。这显著地抑制了上升沿上的振荡，使瞬态响应受到严重的抑制。在下降边缘，仍然有一些欠冲。

PSpice源端耦合电容和时域仿真结果

参数扫描在时域中产生源终止。

根据输电线路的电路理论，产生临界阻尼的源端电阻为(线路+负载电路)网络输入阻抗的两倍。终端所需的确切电阻取决于耦合电容的值。从设计的角度来看，您应该尝试在布局中找到一个可以容纳可能的耦合电容值范围的源电阻，以帮助抑制由于电路中的瞬态响应引起的超调/欠调。

在这种设计中，耦合电容可能突出的其他地方包括:

脉冲驱动器的输出(对地)。
晶体管(对地)的输出。
在晶体管输出和电源引脚之间。

上面的前两点结合起来增加了互连的电容，这稍微降低了它的阻抗。在电路理论方面，这使瞬态响应更接近临界阻尼或更深到过阻尼，就像增加晶体管输入电容的情况一样。在长传输线上，负载阻抗需要考虑与线路阻抗分开，我们需要观察电路反射来确定由于耦合电容引起的信号行为。

使用后布局模拟提取耦合电容

参数分析工具PSpice软件让这些类型的预布局模拟变得简单。您可以分析任何组件或属性值的变化如何在时域和频域影响信号行为。一旦完成布局，布局后的信号完整性工具可以帮助您检查布局中的寄生电容如何影响信号行为和净阻抗。你不会总是直接检查寄生电容。相反，您需要直接从布局中模拟信号行为(反射、阻抗、传播延迟、返回路径和串扰)。

如果您愿意，您可以根据阻抗结果(对地寄生电容)或串扰模拟结果(对最近的网络寄生电容和电感)计算耦合电容值。最好的信号完整性工具将在模拟结果中显示这些结果，让您了解布局中网络之间的耦合系数。这是您将在中找到的功能类型SI提取，直接从布局后的仿真数据中提供寄生值。您还可以直接使用Sigrity高级SI，它允许在布局中模拟耦合、反射、阻抗和返回路径。