信号平面堆叠的注意事项
你可以学到的:
简单的pcb通常可以在2层板上正常工作，但高级设计需要更多的注意以确保信号完整性和电源完整性。
对于高速单板和高速/低电平单板，平面分层也需要正确放置，以保证电源完整性和信号完整性。
为电路板设计正确的层堆叠也有助于抑制信号网络之间的串扰，这是PCB中控制阻抗所必需的。
这种高密度板与高速组件将需要多层PCB堆叠。
PCB中的每一层在决定电行为方面起着特定的作用。你的信号平面层在组件之间传输电源和电信号，但它们可能无法正常工作，除非你在内层中放置正确的铜平面安排。你的PCB需要电源和接地层，除了信号层，你需要把这些放在你的PCB堆叠，以确保你的新板功能正常。
那么，哪里是放置电源层、接地层和信号层的最佳位置呢?这是PCB设计中长期争论的问题之一，它迫使设计师仔细思考他们的电路板的预期应用，组件如何功能，以及电路板中的信号公差。如果您了解阻抗变化、抖动、电压纹波与PDN阻抗和串扰抑制的限制，您就可以确定要放置在电路板上的信号和平面层的正确排列。
将您的设计意图变为现实需要正确的PCB设计工具集。无论您需要创建简单的两层板还是几十层的高速PCB，您的PCB设计软件都需要适应任何应用程序。以下是在创建PCB堆叠时需要考虑的一些重要事项。使用Allegro中的PCB设计特性，您可以定义理想的层栈作为板的模板，并且可以设计和分析PCB的每个方面。
PCB堆叠需要多少层?
当涉及到定义信号平面堆叠时，介绍性设计师可能倾向于极端思考。他们要么为每块板只需要两层，要么为每一小组痕迹需要一个专用层。正确的答案介于两者之间，这取决于电路板上的网数、电路中可接受的波纹/抖动水平、是否存在混合信号等等。
一般来说，如果您的概念证明在面包板上可以很好地工作，那么您可以在双层板上使用任何您喜欢的布局技术，您的板很可能会正常工作。最多，您可能需要采取网格接地的方法，为高速信号(见下文)提供一些最低水平的EMI抑制。对于以高速或高频(或两者都是)运行的更复杂的设备，您将需要至少四层PCB堆叠，包括一个电源平面、地平面和两个信号层。
信号平面堆叠在这个板上只有两层，使它成为一个糟糕的高速设计的选择。
在确定所需的信号平面层数时，首先要考虑的是信号网的数量以及信号之间的大致宽度和间距。当你试图估计你需要堆叠的信号层数时，你可以采取两个基本步骤:
确定净计数:原理图中的简单净计数和建议的板尺寸可以用来估计板中需要的信号层数。层数通常与分数(净计数*迹宽)/(板宽)成正比。换句话说，更多的网和更宽的迹线需要使板更大，或需要使用更多的信号层。您必须根据您的经验来确定在给定的板尺寸下，您需要容纳所有网络的确切信号层数。
添加你的平面层:如果你需要控制一个信号层的阻抗路由，你现在需要为每个信号层放置一个参考层控制阻抗信号层．如果组件被密集排列，你将需要一个动力平面以下的组件层，因为你将没有空间在表层的动力轨道。这可能导致高净数HDI板所需的表面层数达到两位数，但参考层将提供屏蔽和一致的特性阻抗。
一旦你为你的多层板确定了正确的层数，你就可以继续在PCB堆叠中安排你的层。
设计PCB层栈
PCB堆叠设计的下一步是安排每一层以提供跟踪路由路径。你的层堆叠通常围绕中心核心层对称排列，以防止在高温组装和操作期间翘曲。平面层和信号层的排列是关键阻抗控制路由，因为您将需要为不同的轨迹安排使用特定的方程，以确保控制阻抗。
为rigid-flex分层盘旋飞行设计，你需要在堆叠中为刚性和柔性区域定义不同的区域。Allegro中的图层堆栈设计工具使这一过程变得简单。在将原理图捕获为空白PCB布局后，可以定义层堆栈并通过不同层之间的转换。然后，您可以继续确定受控阻抗路由所需的跟踪尺寸。
带状线与微带迹线与控制阻抗
对于控制阻抗，在两个平面层之间的内层上路由的迹线应该使用带状线阻抗方程来设计。这个方程定义了带状线具有特定特征阻抗值所需的几何形状。因为在决定阻抗的方程中有三个不同的几何参数，所以首先确定所需的层数是最容易的，因为这将确定给定板厚度的层厚度。内部信号平面层的铜重量通常为0.5或1盎司/平方英尺。英国《金融时报》,跟踪宽度作为最后一个要确定的参数对于一个特定的特性阻抗。
同样的程序适用于表层的微带痕迹。在确定了层厚度和铜重量之后，您只需确定需要用于定义特征阻抗的迹宽。Allegro中的PCB设计工具包括阻抗计算器，它将帮助您调整迹线的大小，使它们具有定义的特征阻抗。如果需要使用微分对，只需将每个层中的迹定义为微分对，阻抗计算器将确定迹之间的正确间距。
四层板的特性阻抗计算器。
检查PCB布局中的阻抗
当你在真正的电路板上布线迹时，它们可以电容性或电感性地耦合到其他迹和导体上。寄生电容和电感由附近的导体产生，改变了真实布局中的迹阻抗。为了确保您在堆叠的所有层中都达到阻抗目标，您需要一个阻抗分析工具来跟踪所选信号网络中的阻抗。如果您看到PCB布局中标记的不可接受的大变化，您可以快速选择迹线并调整路由，以沿互连线去除这些阻抗变化。
如下所示的一个例子，沿轨迹的大阻抗变化用红色标记。该区域的迹线之间的分离应进行调整，以消除这种阻抗变化或使其处于可接受的公差范围内。您可以在设计规则中定义所需的阻抗公差，后布局阻抗计算器工具将根据所需的阻抗值检查您的路由。
使用Allegro中的阻抗工作流分析仪，沿两条轨迹确定特征阻抗的变化。
模拟与数字部分和你的图层堆叠
在上面的讨论中，我们只讨论了数字信号，因为它们的要求比模拟系统高得多。全模拟板或混合信号板呢?对于模拟板来说，功率完整性要容易得多，但信号完整性要困难得多。对于混合信号板，需要将上面所示的数字方法与这里所示的模拟方法结合起来。
数字信号的带宽扩展到某个高频率，通常将膝频作为二进制信号的频率。膝盖频率大约为0.35/(上升时间)，这使得膝盖频率为350 MHz，对于一个上升时间为1 ns的信号。对于更快的数字信号到~ 20ps，膝盖频率现在扩展到17.5 GHz。对于模拟信号，带宽要窄得多，在此带宽内只需要担心电源平面阻抗和插入/返回损耗。这使得电源完整性和信号完整性更加容易;在此带宽以外的信号链或高PDN阻抗中的任何损失都可以忽略。
高层数PCB上集成电路的电磁仿真模型。
信号隔离
另一种选择是更高级的，需要使用接地铜浇注或通过围栏，以确保隔离之间的不同部分的董事会。如果你在模拟迹线旁边运行接地灌流，你就创建了一个共面波导，它具有高隔离性，是路由的常用选择高频模拟信号．如果您想通过栅栏或其他高频导电隔离结构使用，您应该使用电磁场求解器来检查隔离，并确定是否应该选择在不同的信号层中进行隔离。
返回路径规划
在板上混合模拟和数字信号，对跟踪地面返回路径的位移电流和数字和模拟板之间的隔离提出了严格的要求。你的电路板应该被布置成模拟回路不会在数字元件附近交叉，反之亦然。这可以像将数字和模拟信号分离到不同的层一样简单，这些层由各自的地平面分隔。尽管这增加了成本，但它确保了不同部分之间的隔离。
如果您的模拟组件使用交流电源，您的模拟组件可能还需要一个专用的模拟电源平面。这在电力电子系统之外是一种罕见的情况，但只要你能分析，它在概念上很容易处理返回路径规划．如果你把模拟功率部分放在上游，并与数字部分分离，你可以用一个单一的功率平面来处理这两种类型的信号。如果你正确规划了返回路径，你就可以防止不同电源部分和接地部分之间的干扰。用于直流电源部分切换监管机构，直流段的开关噪声需要与交流段隔离，就像数字信号需要与模拟信号隔离一样。
Allegro中的返回路径模拟。这表明，返回路径穿过地平面的空隙(绿色箭头所示)，为该信号创建了一个大的环路电感，使其容易受到串扰。
你的堆叠是信号和电源完整性的主要决定因素，你需要权利PCB设计和分析软件在您想要的堆叠周围创建PCB。的设计工具快板PCB设计者从节奏融入一个全套的分析工具用于检查信号和电源完整性的各个方面。本设计平台集成功能强大SI/PI分析点工具，为您提供分析功能，您需要在您的下一个系统中验证信号和电源完整性。此外，您还可以在这里获得更多设计技巧电子书．
如果你想了解更多关于Cadence如何为你提供解决方案，跟我们和我们的专家团队谈谈．