时钟电路中的污染延迟:最佳PCB布线技术

我们目前正处于感冒和流感季节，在我们当地的小学，有很多孩子和老师因病请假。事实上，有一些学区已经暂时关闭了学校，因为太多的人生病了。为了避免进一步的疾病，现在学校里弥漫着消毒剂的味道，因为工作人员不断地清洁椅子、桌子和其他任何可能被污染的表面。

我敢肯定，每个人都非常清楚这种污染意味着什么，特别是如果你在家里读这篇文章的时候咳嗽了一个肺。但是当你在设计中使用时钟电路时，还有另一种与感冒无关的污染需要处理;污染延迟。在这里，您将平衡在输入更改之后，在输出逻辑中注册更改所花费的时间。让我们仔细看看时钟电路中的污染延迟是什么，以及它将如何影响PCB布局。

时钟电路中的污染延迟是什么?

在讨论时钟电路中的延迟时，可能会有一些混淆。一方面，“传播延迟”是PCB设计人员在布线时要处理的问题。这是信号通过传输线从源到目标所需要的时间。重要的是在印刷电路板上使用良好的跟踪路由技术这样时钟和其他信号就会同时到达，并像设计的那样无缝合作。我们稍后会详细讨论这个问题。然而，传播延迟也与“污染延迟”结合使用，以描述逻辑电路中的开关时间效应。

当时钟信号边缘触发逻辑设备时，这两个延迟定义了输出改变值所需的时间。污染延迟是输入更改后，在输出开始初始更改之前所需的最小时间。另一方面，传播延迟是输出完成其值变化所需的最大时间量。了解这些延迟值(以皮秒和纳秒为单位)对于确保在逻辑中有正确的设置和保持时间，以便在时钟边缘到达时输入稳定非常重要。

数字电路通常包含多个组件，当这些组件组合在一起时将形成顺序电路。通过使用不同的延迟参数顺序逻辑组件，你可以计算最大时钟频率，你的电路将产生最好的结果。这些延误有不同的原因包括电路中的电容，多个输入和输出之间工作速度的差异，以及电路的工作温度。的部件制造商您正在使用的公司通常会在部件数据表中提供其设备的延迟值，然后您可以将其用于计算。

为了获得正确长度的跟踪路由，将使用蛇形路由模式

使用良好的时钟路由技术保持整洁

一旦时钟电路被设计成最佳的运行性能，如果时钟电路没有在印刷电路板上正确布线，这项工作仍然可能被撤消。这些网有噪声，必须加以保护，而且必须以精确的模式和特定的长度布线。

为了减少来自电路板其余部分的噪声时钟电路的影响，将时钟电路定位于PCB的中心而不是边缘是一个很好的做法。你也会想要放置组件所以不同的时钟路由不会相互交叉。在路由层附近使用电源层和接地层来屏蔽时钟线也很重要。确保您的时钟轨迹在平面上有良好干净的返回路径，并且不要将它们路由到任何平面分割上，这会破坏返回路径的完整性。一个好的经验法则是在时钟线和其他路由之间保持3倍于迹线宽度的间距。

时钟的目的是为印刷电路板电路提供定时，从而协调电路内正在进行的活动。有了存储器电路，时钟脉冲就会触发输入和输出数据，因此必须定时这样每一位数据到达并在下一个时钟周期之前稳定下来。要做到这一点，就意味着时钟线和数据线都必须被路由到精确的长度。由于电信号不能加速，唯一的选择是增加线路的长度来延迟信号到达，以匹配电路中最长线路的到达速度。对于有多个接收器的时钟线，您将希望首先路由到距离驱动程序最远的接收器，然后匹配长度当路由到其他接收器时。

先进的PCB设计工具将帮助您路由复杂的跟踪拓扑

你的PCB设计工具如何帮助你

正如您所看到的，要正确地路由一条好的时钟线，必须遵循许多特定的路由规则和约束。你能做的最好的事情是帮助自己使用PCB设计工具，将支持这些和其他高速设计参数。今天的大多数设计工具都支持一般的PCB设计规则，这将防止您犯错误，最好的工具将允许您为特定目的设置约束。例如，高级高速规则将允许您设置网络的路由长度，并标记任何不符合这些长度规则的网络。您还可以自动将蛇形路由模式添加到跟踪路由中，以便将它们的长度增加到所需的值。

为了确保在印刷电路板上成功地布线时钟线和其他关键信号，您应该使用具有这些功能的工具。值得庆幸的是,PCB设计工具通过高性能EDA工具的Cadence系列，您已经可以获得这些敏感信号的路由。OrCAD PCB Designer具有我们一直在讨论的高速设计约束、匹配长度规则和自动将时钟线路由到正确长度的跟踪调优功能。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．