概述DDR路由

2020年7月15日

关键的外卖

DDR内存路由的重要性,和一些关键的点,你应该知道的。
从逃避路由和终端路由和处理人类发展指数的设计,这些技巧将帮助你与你的下一个DDR内存设计。
你需要在先进的PCB设计工具来完成工作。

容易满足时间要求你的DDR网实时抬头显示器。

过去,电脑被认为是一个对象或设备,服务于特定的目的,就像插入烤箱或洗衣机。虽然我们知道没有几十年来,大多数人还是不明白到底有多少计算能力实际上是在使用周围每一天。我们所有的智能手机、汽车系统和物联网设备依赖计算能力来完成自己的工作,会发生,没有一个不使用的DDR内存。

从1990年代末开始,DDR内存标准开发提供更快的访问数据存储在内存中。DDR内存自引入以来,经历了不断的改进每5年左右提升它的性能和功能。而DDR3和DDR4仍在使用,我们现在进入了一个新标准的性能最近引入的DDR5。

处理这种级别的性能,印刷电路板必须精确设计和布局,以适应高速DDR内存要求。让我们更详细的看看这些需求是什么,以及如何成功的DDR路由PCB。

DDR路由和为什么它是重要的是什么?

计算机内存与处理器工作通过发送和接收信号的时钟周期内CPU。最初,这个交易是做一次每个时钟周期在所谓单一数据速率(SDR)内存配置。提高数据交换的速度和性能,现在的信号发送和接收每个时钟周期的两倍。这种双重数据速率(DDR)内存已经取代了特别提款权,现在内存配置的标准。

DDR已经使用了超过20年了,在这段时间里它一直定期更新,以增加其速度和性能。当前版本在使用DDR3 DDR4, DDR5有最近变得可用。任何印刷电路板设计,使用内存将最有可能使用一些版本的DDR内存标准。PCB设计者需要在路由中使用精确的记忆电路,以满足性能规范。

蛇形跟踪路由时间信号

一些要点在DDR路由,这都是关于时间

最重要的路由DDR内存会议时机规范。个人信号需要时间,这样的数据将被捕获的上升和下降沿时钟线联系在一起。由于电信号不能加速,这个时机控制的唯一方法是慢下来,这样他们在适当的时刻到达。这是通过增加长度设计方法称为蛇形路由跟踪,你可以看到上图的例子。

这些规范必须满足内存函数,因为它的目的是。PCB设计者达到这个时间标记路由,重要的是,他们使用CAD软件的设计约束来帮助他们。这些限制可以设置使用特定净长度以及路线蜿蜒的模式自动跟踪路由到正确的长度。

与任何高速设计,然而,所有这些限制必须插入整个PCB的设计参数。例如,跟踪路由的外部层板会有不同的时间特征比内部路由层由于其接近地面的飞机。路由的微带配置外部层只有一个飞机上毗邻,它将执行不同的带状线配置内层夹在两架飞机之间的路由。所有这些因素都必须考虑的PCB设计者在规划他们的DDR路由实现最佳的电路性能。介绍了DDR每个新版本,时间规范越来越严格的要求更加精确的路由。

现在让我们更深入的潜水到DDR路由的细节。我们先开始BGA逃脱路由和输电线路需要匹配终端。然后我们来看看DDR3 DDR4路由指南以及一般DDR路由技术和人类发展指数路由的PCB设计。

DDR路由:一步一步

DDR内存路由不仅仅是勾搭的痕迹。路由必须认真计划从最初逃离路由一直到最后。

逃避路由的大型BGA包

第一步是设计BGA逃脱路由

路由始于良好的金属板上放置组件,和DDR内存路由也不例外。这是一个推荐顺序布置你的组件:

固定部件,如连接器
活性成分(放置优化信号路径,冷却考虑,等等)。
外行针的BGA和路由他们远离这个角色
经常逃避路由从室内别针BGA(通常是骨头模式)

你可能会发现,高密度部分可能需要使用通过垫和microvias。

这使您能够学习更多关于BGA逃脱路由。

不要忽视正确的位置和路由匹配终端

即使你的痕迹可能似乎很短,他们会添加一些延迟你的高速数字电路线路,和那些延迟可以引入反射问题。如果没有正确终止痕迹,电压波可能传播的碰撞与原始信号波。这个可以取消原波或者添加,根据反射波的极性。这些问题可能发生的阻抗线的变化特征由于通过连接器和跟踪存根。本系列,应对终端应该添加到行以增加阻力等于特性阻抗。

的更多信息在匹配的终端。

DDR3路由指南

DDR3标准于2007年推出代替DDR2,和今天仍在使用。DDR3 DIMM包可以有240针,这意味着有很多需要路由的高铁线路。与很多行路线,空间是有限的,可以导致串扰,这可能会导致电路的信号完整性问题。与任何DDR路由、跟踪等关键线路的长度数据,地址、时钟和控制信号需要严格控制的最佳性能。

这里有更多细节DDR3路由指南。

一些微分双路由的一个例子

DDR4路由指南

没有保持不变,但要符合推进DDR4标准,设备结构的改变是必需的。而DDR3使用240销DIMM包,DDR4撞,密码288。这导致其功能的改善和速度,同时降低所需的电压。它还增加了更多的工作在PCB设计。除了增加关键线路路线,需要精确的地点和路线技术也增加了。

这里有更多细节DDR4路由指南。

DDR路由技术合并到您的设计

成功的路线DDR内存路由,你的设计必须有一个最佳的组件放置,你必须有一个路由计划。将会有不同的路由拓扑所需的不同版本的DDR内存,你需要注意的。而T-topology方法路由工作伟大的老版本的DDR内存,它不能处理信号DDR3和DDR4的比率就越高。相反,低空飞越拓扑提供更好的成功与它的菊花链模式,也大大有助于提高信号的完整性。

如果你想了解更多的细节的DDR路由技术。

高密度互联和人类发展指数路由方面的考虑

如果你正在设计一个董事会和DDR内存路由,您可能使用高密度互连(HDI)设计。这意味着能够挤出所有的电路中,您将使用更薄层基板与较小的痕迹,通过和垫。当一个人类发展指数的设计是正确,你可以获得很多好处,如减少大量的EMI除了创建一个小板。取舍是一个成功的人类发展指数设计意味着需要更多的关心和关注细节的PCB设计师。

你可以找到更多的在人类发展指数的路由信息。