SerDes设计:高速电子挑战

2020年1月15日

计算机串行连接终端

根据其定义，设计是在建造、制造或制造之前，为展示建筑物、服装或其他物体的外观、功能或工作原理而制作的计划或图纸。对于这么小的一个词，这是一个非常冗长的定义，但它也暗示了这个词的复杂性。

我们几乎每天都能听到这个词，事实上，我们在身边到处都能看到它的含义。例如，即使以锻炼效率的方式安排繁忙的工作日，本质上也是计划，根据定义，就是设计。此外，设计在你所做的每一个决定中都是有用的。然而，就像我们在日常生活中遇到的大多数事情一样，我们的计划或圆满的结果似乎总是有障碍。

在电子学领域也是如此。例如，我相信您熟悉Serializer/Deserializer或SerDes的功能。那些在设计中使用它们的人明白，设计通常不是一条简单的道路。在几乎所有的情况下，都会有修正、偏差和返工，在这个过程中，也有您必须遵守的指导方针。此外，这些指导方针、结果和设计本身也需要验证。因此，在接下来的几段中，我将讨论使用SerDes进行设计的挑战，并讨论该过程中涉及的验证。

SerDes是什么?

串行器(Serializer/Deserializer)是一种集成电路或设备高速通讯在串行数据和并行接口之间进行任意方向的转换。此外，还有各种应用程序和技术使用serde，其主要目的是通过最小化输入/输出引脚和连接的数量，在差分或单线上提供数据传输。

在功能方面，SerDes芯片能够在两个点之间通过串行流传输并行数据，从而减少了数据传输所需的数据路径数量。此外，这减少了所需的连接引脚的数量，从而保持电线和连接器小而细。此外，发送端处理并行数据到串行数据的转换，而接收端执行相反的功能。

它将并行数据转换为串行数据，以便它可以在通常不支持并行数据的媒体上传输。此外，SerDes可以用于需要保留带宽的情况。

使用序列化器/反序列化器进行设计(SerDes)

Serializer/Deserializer (SerDes)已经成为芯片中需要高速数据移动和可用I/O限制的领先解决方案。然而，就像几乎所有的东西一样，它也有副作用。在SerDes的案例中，这些副作用以设计方面的极端挑战的形式出现。此外，这些挑战不会消失，也不会变得更容易，特别是随着对更高速度的需求稳步增长，以及数据需求的巨大增长。

此外，在好处方面，SerDes提供了并行数据到串行数据的转换，这允许设计人员在不需要增加引脚数的情况下提高数据通信的速度。然而，随着数据量的增加、设备数量(访问互联网)的增加以及云访问的增加，SerDes的设计参数也越来越复杂。

然而，SerDes是设计师和工程师满足这种对速度和数据量不断增长的需求的关键。总的来说，SerDes代表的是模拟精度和模拟电路的完美融合。

SerDes和设计景观

对包括SerDes在内的设计需求不断增长的主要驱动力来自大型数据中心，目前它们的吞吐量高达100 Gbps。即使它们的速度令人印象深刻，仍然有人敦促将它们的性能提高到400 Gbps。更不用说有人已经在讨论800Gbps的可能性了。可以肯定地说，这些数字只会增加，这意味着需要准确地设计包含SerDes的电路是至关重要的。

此外，随着人工智能(AI)应用和机器学习的出现，对更高处理速度和更多并行处理的需求肯定在上升。此外，由于大型数据中心促进了假定的并行处理量，它们耗尽实际物理空间的情况并不少见。当然，这增加了对包含SerDes的设计的需求。

此外，由于这些发现，来自光互连论坛和IEEE的标准在单通道上定义了更高的数据速率，从而允许将数据聚合到更大的系统中。因此，需要SerDes技术提高其整体性能水平，目前，实现这一目标的最佳方法是采用4级脉冲幅度调制(PAM4)信号。