跳到主要内容

FPGA中的SerDes:对FPGA整体性能和功能的重要性

发布日期
作者节奏PCB解决方案

关键的外卖

●了解SerDes的功能。

●更好地理解SerDes在fpga中的工作原理。

●了解通过serde增强的fpga如何提高性能和功能。

带有serdes增强fpga的电子电路板

采用serdes增强fpga的电子线路板。

无论你是将一个网站访问者转化为一个产生收入的客户，还是将一个分数转化为小数来解决数学问题，准确转化的能力都是必不可少的。

在电子和高速通信领域，将串行数据转换为并行数据的能力对整体功能至关重要。在高速接口的情况下，有一个专门为此类任务设计的设备，它被称为序列化反序列化器(SerDes)。那么fpga中的serde能提供什么功能呢?就让我们一探究竟吧。

什么是SerDes?

SerDes是一种集成电路或设备用于在串行数据和并行接口之间双向转换的高速通信中。有许多应用程序和技术使用serde，其主要目的是通过最小化输入/输出引脚和连接的数量，在差分或单线上提供数据传输。

就功能而言，SerDes芯片能够在两个点之间通过串行流使用并行数据传输，从而减少数据传输所需的数据路径数量。这减少了所需的连接引脚的数量，使电线和连接器保持小而细。此外，发射端处理并行数据到串行数据的转换，而接收端执行相反的功能。

总之，SerDes芯片将并行数据转换为串行数据，这样它就可以在通常不支持并行数据的媒体上传输。在需要保留带宽的情况下，serde是很有帮助的。

fpga是什么?

现场可编程门阵列(FPGA)是一种可编程和重编程的芯片，可以在任何时间点执行多种功能。

此外,成千上万的称为逻辑块的单元包括一个单一的芯片，这些块通过可编程互连连接。FPGA的电路由几个可配置的块连接而成，具有刚性的内部结构。FPGA本质上是ASIC的可编程版本．

总的来说,FPGA提供通用功能，允许按照您的规范进行编程。然而，就像生活中的大多数事情一样，FPGA的多功能性也有副作用。在这种情况下，这种多功能性是以增加价格、增加内部延迟和限制模拟功能为代价的。

fpga的应用

以下是fpga在电子领域的一些应用:

  • 视频监控

  • SPLDs

  • 电机控制

  • 设备控制器

  • 通信过滤与编码

  • 整个大型硬件系统的仿真(互连fpga)

  • 电脑

在FPGA并行转换器

在fpga中，数据的传输和接收都使用serde。fpga和高速SerDes技术的合并为SerDes增强的fpga引入了电子领域。在需要多千兆数据链路的应用中，它们的出现为asic提供了一种具有成本效益的替代品，例如跨一个电路板(有线或底板)。

由于低成本和低功率设备的增加，这类可编程设备正日益促进设计的改变。总之，fpga从最初的门和路由的集合继续发展到我们现在看到的——从AI到通信的管理任务。

与图形处理单元一样，fpga从最初开始使用解决方案空间的更集中的视图开始经历显著的变化。和大多数电子设备一样，fpga最初也是单芯片。尽管在晶体管方面它们的尺寸有所增加，但它们的架构基础也在发展。

SerDes如何在fpga中工作?

就有线通信而言，有两种类型;并行和串行。当我们提到parallel时，我们指的是一种总线标准而当我们提到串行通信时，我们指的是USB、HDMI或Lightning电缆。

并行通信的特点是使用更多的引脚、更少的功率、有限的速度、低带宽，而且总体上不那么复杂。相比之下，串行通信使用更少的引脚，更快，有更高的带宽，使用更多的电源，更复杂，并为未来和现在准备好了。

可以想象，并行通信和串联通信对于不同类型的应用程序都是理想的，两者都有各自的优点/缺点。在利用并行传输更多数据时，通常有两个选项:选项一是使用额外的路径，选项二是提高时钟速度。总之，在使用并行时，试图增加传输的数据有三个主要问题。

通讯方式继续

其中一个主要问题是时钟倾斜。时钟偏差是数字电路系统(同步)中发生的现象，其中同一源时钟信号在不同时间到达不同组件。任何两个时钟的读数之间的差异称为它们的偏差。随着时钟速度的增加，倾斜的问题更加明显和有问题。

在增加传输数据量时需要特别注意的另一个问题是导线长度。有两个因素值得注意:首先，导线长度是关键，经验法则是1ns (1Ghz = 1ns周期)内的单脚传播。其次，由于这个原因，长度的物理意义是至关重要的，因为如果两条线不精确，就会导致数据在不同的时间到达。这将导致传输功能的丢失(不可恢复的数据)。

承受更多的大量的数据传输而不会引起时钟偏移，我们采用串行传输的方法。串行通信利用数据中嵌入的时钟，这意味着发射机将时钟和数据一起编码。接收器分别提取时钟和数据。我相信你知道，我们利用时钟来采样数据。

fpga中的串行传输

当使用串行传输时，有三个重点领域:

  • 时钟编码方案

  • 渠道优化

  • FPGA的输出和输入级

时钟编码方案

时钟编码方案的作用是保证数据转换;例如，全0的长数据需要转换(即，它需要一种编码方案)。编码方案示例包括:

  • 曼彻斯特

  • 高级数据链路控制

  • 8B/10B(目前最流行)

我们将更详细地讨论8B/10B，因为它是最受欢迎的。顾名思义，8B/10B接收8位数据并将其转换为10位数据。虽然这是您可用带宽的25%，但这是一个值得的交易。这里的权衡是，它将保证直流(直流电)平衡你的线路(运行视差)。这种权衡的另一个方面是，它确保了接收端CDR(时钟数据恢复)的转换。

8B/10B编码方案不仅是最流行的，而且也是非常常见的。我们可以发现它用于DVI，显示端口，以太网，火线，HDMI, PCIe, SATA和USB。

渠道优化

信道优化是指电缆接口本身。就数据传输而言，有两种类型:

  • 单面

  • 微分

所有高速数据都是不同的，需要一个额外的引脚，但这是值得的。这里的妥协提供了更快的速度和更长的电缆运行时间。此外，在解决渠道优化问题时还需要考虑一些因素。它们包括:

  • 电缆施工质量

  • 电缆内铜线的电阻、电容和电感

我们利用ISI(符号间干扰)图来测量通道质量，我们也称其为眼图。

FPGA输出输入级优化

FPGA由输出级和输入级组成，它们对整体功能至关重要。这些阶段既负责前强调，也负责后强调。预强调是视频或音频信号在传输前短暂的过驱动(LVDS 0.35V)。这将导致更快的转换并提高性能。

注:LVDS为低压差分信令。

串行通信和fpga

fpga是理想的串行通信因为它们速度很快，而且内置了SerDes块。SerDes对于FPGA功能的重要性是至关重要的。内置SerDes块的fpga是军事应用、网络、高速Tx和Rx以及监视雷达系统的理想选择。

在FPGA中使用内置serde提供了更高的性能和功能，并提供了比FPGA理想适合的更广泛的应用程序阵列。最后，FPGA中的SerDes还减少了输入/输出引脚和连接的数量，同时通过差分或单线提供数据传输。

带有芯片的印刷电路板和无线电电子元件，使用serdes增强的fpga

serdes增强的fpga被用于许多应用程序。

成功地在电子设计中实现像serdes增强fpga这样的组件需要使用正确的PCB布局，设计和分析软件．快板PCB设计者Cadence吃饱了设计工具套件，可以帮助您从经过验证的组件模型创建设计，并分析功能的所有方面。您还将获得一套用于MCAD设计和制造准备的工具。拥有正确的软件可以确保您可以创建高质量的设计，并在第一时间将它们做好。

如果你想了解更多关于Cadence如何为你提供解决方案，跟我们和我们的专家团队谈谈．