电路仿真全面、省时

2022年10月12日

关键的外卖

仿真的使用以及硬件设计语言的简要介绍。
数字模拟器和模拟模拟器在范围和功能上的区别。
涵盖了模拟器从低到高的抽象层次。

电路图图样

电路仿真甚至可以对扩展设计进行分析

在设计产品时，不必投入与实物产品相关的费用和时间，这种能力具有不可否认的价值，尤其是在产品开发之初，因为董事会的几个关键因素可能会发生变化。通过数字集成在电路元件甚至电路本身之间进行旋转是快速的，并且允许高度精确的分析，通常比低技术的模拟测量更可靠。虽然测试不能解释物理世界的每一个怪癖，但模型已经变得足够全面，可以在运行速度远远超过实际设备的情况下提供足够的备用设备。

电路仿真的发展，无论是在复杂性还是功率方面，都极大地提高了设计过程中的生产率，这一点不足为奇。其结果不仅是更快的开发速度，而且由于用户可以轻松地快速构建，探测和分析电路，因此还可以实现更彻底的设计。无论是概念验证还是修改，电路仿真都为现代PCB设计提供了无可争议的框架。

电路仿真:功能与实现

电路仿真是概念验证构建的自然进展，可以在面包板或其他类似的原型板上找到开发周期和复杂性。电路软件融合了几个主要优点:

灵活性-仿真在有利的地方被理想化，在忽略非理想化效果会歪曲电路真实性能的地方被非理想化。通常，测试或模拟设计将无视制造技术的最大和最小限制，以加快整体生产。
速度-即使是简单的电路，快速构建、模拟、探测和分析电路的能力也很容易超过传统的模拟方法，更不用说更复杂的设计了。
设计集成-很容易将模拟电路转移到设计的其他阶段，例如原理图，而无需复制工作。这不仅节省了时间，还减少了由于翻译而产生错误的机会。

与现实世界相比，试图模拟材料或非理想化组件的现实世界性能的模拟仍然能够表现得非常好。在这些建模情况下，精度是很重要的，因为电路中的许多因素都依赖于它们——阻抗匹配、寄生、温度等因素将对元件、基板和电路板特性的整体性能产生显著影响。设计方面，如基于设备和材料公差的制造工艺的变化，可以在板的起源这一点上得到适当的解释，这也可以作为使用蒙特卡罗模拟的可接受良率的评估。

为了测试和构建设计，工程师使用硬件描述语言(hdl)来合成硬件的虚拟再现。hdl在开发开始时具有两个重要功能:当设计的流动性很高时，它们能够提供更快的方法来构建和测试电路，同时还可以为进一步的下游硬件构建生成网络列表。将代码移植到硬件也提供了比单独的设计环境更有效的近似，进一步服务于针对目标软件的。为了提高兼容性，HDLs的操作不需要绑定到特定的电路逻辑。

区分模拟和数字仿真

混合信号系统在PCB设计中占有非常重要的地位。一般来说，模拟元件是面向环境的器件，用于测量物理世界中的某些连续现象或与之交互，而数字元件则基于高电压和低电压水平工作，这表示电路中接通和关断电平的触发器。这两个领域之间的分离很容易模糊-许多IC封装可能包含板载模拟到数字或数字到模拟转换器，这取决于所讨论组件的数据流方向。像任何其他电路一样，无论是纯模拟还是数字，以及混合系统，都需要大量的测试和探测来优化原理图设计并提高潜在的效率。

表示和处理模拟电路和数字电路的方法有很大的不同。数字电路仿真代表了模拟设计固有的一些复杂性的有目的的崩溃，主要是前者的布尔逻辑与后者的基于晶体管的仿真相比，允许快速评估。模拟计算，虽然全面，可以成为压倒性的大规模复杂电路。主要的设计软件可能包括对模拟和数字设计的支持，但了解两种模式之间的操作差异是有价值的:

模拟模拟组件是网络分析初学者最熟悉的组件，包括基本的电路构建模块，如电阻、电容器、电感、二极管、晶体管和其他类似的基本设计元素。仿真软件如PSPICE提供了丰富的功能供用户研究电路对各种刺激条件的反应。这包括但不限于:
- 交流/直流波形分析和电路响应。
- 开关电路向稳态行为或从稳态行为过渡的暂态分析。这包括电路的振荡响应行为(欠阻尼、临界阻尼或过阻尼)以及瞬态的固有特性，如上升时间和超调或其他误差。
- 时域/频域转换的传递函数，以及运算放大器网络和类似功能电路的放大。
数字-数字电路以更抽象的方式建模。由于数字电路可以更直接地实现微控制器或fpga等软件操作设备，因此设计人员通常会使用这些环境通过选择性地编码某些功能或完全启用/禁用组件来模拟电路。这并不是说电气特性不重要——数字设计最关心的问题之一是如何解决诸如倾斜或上升/下降时间之类的问题。相反，数字电路有一个额外的控制层需要处理。虽然有少数设计语言，但大多数数字工具集至少包含以下一种:
- Verilog是一个具有并发性的模块化分层编程环境。它可以被粗略地认为是一个专门用于电路建模的更严格的C。该语言的一部分是可合成的，这意味着它可以直接移植到FPGA或其他可编程硬件。
- VHDL比Verilog更抽象，它提供了优点和缺点。虽然它不能直接合成，但这允许在栅极和导线转换之前进行建模和仿真。由于其强类型，VHDL更像传统的编程语言。因此，VHDL具有固有的学习曲线，允许设计者通过一些实践来提高设计方法的灵活性。然而，这些在行为层起作用的附加设计方法对于门级实现可能是不可行的。

应该指出的是Verilog和VHDL并不一定是冲突的，事实上，工程师和开发人员很可能会遇到在设计中结合了两种语言的项目。

在示波器上叠加模拟和数字波形

模拟和数字波形及其复杂性需要一些不同的模拟方法来精确处理

理解仿真中的抽象

仿真是一个广泛的阶段，更大的发展板，包括几个层次的抽象。与编程语言类似，模拟越接近实际硬件，对于那些不熟悉该设计级别的人来说，它就越难以理解。同时，高级抽象更容易理解，但需要转换才能被硬件理解，比如较低抽象级别的模拟。每个抽象层次都有其用途，尽管设计师可能会自然地倾向于最适合他们的需求和背景知识的抽象层次，但在产品要求的不同抽象层次中工作的能力将有助于减少开发时间:

电路级仿真-电路抽象的最低层次，直接处理各种元件的电路参数。需要连续的仿真技术，这在较大的电路中会迅速成为资源密集型，但能够提供最接近真实世界的建模。考虑到这两个特性，电路级仿真通常用于电路中最关键的部分，在这些部分几乎没有偏离预期性能的余地。
- 晶体管级仿真-使用晶体管的模拟，通常与SPICE系列软件相关联。由于晶体管的非线性特性，需要一个更复杂的算法来确定矩阵是否收敛于某个值。
逻辑电平模拟-数据的布尔表示和设计人员通常操作的级别。在这里，顺序和组合逻辑数据结构以一种让人想起通用编程语言的格式被利用，这种格式在被合成为硬件格式的文件之前，便于设计人员读取和写入。也称为寄存器传输级(RTL)。
- Switch-level模拟-为了简化计算强度，开关级模拟用开关代替晶体管;在这个级别上，功能比性能更重要。通过去除软件必须跟踪的一些质量，模拟的速度和可行的大小显着增加。
- 门电路级仿真-进一步降低电路的复杂度用逻辑门替换组件(想想NAND、NOR和其他类似的真值表设计)。操作模式可以从连续模式切换到事件驱动模式，进一步降低了系统的计算负荷。
界面层模拟-最高级别的模拟。这种模拟赋予设计者很大的自由度，使电路不一定在物理上可实现。虽然设计师必须保持清醒，避免在纯理论电路上投入大量时间，但这一层次避免了较低抽象层次固有的高粒度电路模拟。
- 功能层模拟-此设计级别仍然限制在适当的硬件上。与关注门级的单个布尔值相反，函数级将注意力集中在特定电路或电路块的最终I/O上。
- 行为上模拟-电路控制的最广阔前景。这个层次的目的是理解电路如何以及为什么会导致实验设计。从这个级别转换到合成可能很困难，但当电路的复杂细节不是一个紧迫问题时，这个级别对于开发的快速原型阶段仍然有用。