在你的设计中哪里可以找到相声?

2020年7月29日

你能带走什么

串扰是由于PCB中携带电信号的导体之间的寄生耦合而产生的。
不同迹线之间的串扰强度需要量化，并与控制信号过冲和欠冲的设计规则进行比较，以防止信号退化。
您可以使用布局后模拟工具来识别串扰，并且可以使用路由工具来分离PCB布局中的攻击者和受害者痕迹。

轻松分析您的设计以检查关键网络上的串扰问题。

电信设备、网络射频板、高速处理器板等许多系统都对串扰强度有严格的要求。最大串扰强度并不总是在信号标准中指定的，并且在设计中串扰强度最大的位置并不总是很明显。尽管您可能尝试正确地规划您的设计，但您可能会发现您的布局和路由会从攻击者跟踪中产生强烈的串扰。

那么，在您的设计中哪里可以找到串扰，在PCB中识别违规痕迹的最简单方法是什么?您可以使用全波场求解器，但在PCB设计软件中可以使用更简单的分析功能来识别和抑制串扰。PCB设计和布局的最佳布局后仿真工具将使用具有简化数值算法的现场求解器来计算附近轨迹之间的串扰，为您提供一种快速发现设计中的串扰的方法。

Allegro的布局后模拟功能非常适合在完成PCB布局之前或之后模拟电路板中的信号行为。这些功能可以在Allegro中访问，并直接从布局中获取数据;你不需要在一个单独的模拟程序中重建你的电路板。下面介绍如何访问和使用这些特性来分析设计中的信号行为和串扰。

如何在你的设计中找到相声

很简单，串扰可以发生在PCB中携带信号的任何两个导体之间。这包括数字网络和模拟网络。当串扰发生时，一个导体(攻击网络)上的信号会将自身的一部分耦合成附近导体(受害者网络)上的新信号。数字信号和模拟信号可以以不同的方式诱导串扰。

信号网之间的串扰偶有两种方式，这取决于存在于两条或多条迹线之间的主要寄生类型:

电容相声。这种串扰是由于两个导体之间的横向寄生电容和地耦合电容而产生的。电容串扰的大小与两个导体之间的寄生电容成正比。对于模拟信号，电容耦合信号的强度随着频率的增加而增加，因此这种类型的串扰可以在高频网络中占主导地位，或者当数字信号具有非常快的边缘率时。数字信号在开关期间和开关后会产生瞬态振铃的电容串扰。
归纳相声。这种串扰是由两个导线回路之间的寄生电感引起的。来自模拟攻击者信号的感应串扰信号的大小与攻击者跟踪电流变化的速率成正比(即与信号频率成正比)。在开关过程中，数字信号可以诱导感应串扰，在此期间，信号发出的磁场在受害网络中诱导变化的通量。

电感串扰和电容串扰分别取决于两道线之间的互感和互容。这些术语完全取决于不同导体之间的磁和静电相互作用，以及这些导体在空间中的排列方式。这意味着你需要在布局模拟后分析串扰;你无法从原理图中发现相声。

发现这两种类型的相声需要一些独特的分析步骤。您可以尝试用串扰系数的分析方程来量化不同类型的串扰，该方程将告诉您在受害者网络上诱导的攻击者信号水平的分数。然而，这些将不可避免地是近似值，因为实际PCB布局中的几何形状可能会变得非常复杂，使得互感和互电容难以准确确定。更好的选择是直接从PCB设计程序中使用布局后仿真工具。

识别PCB布局中串扰的工具

一旦完成了PCB布局，就可以采取步骤尝试识别可能经历大量串扰的网络。由于任何PCB的复杂几何结构，在任何给定的网络上都有多个寄生，即使您遵循了基本原理，也可能会看到强烈的串扰跟踪宽度和分离规则．在一个有数百个网的密集板中，你不需要模拟每个轨迹之间的串扰。相反，您只需要选择关键的网络作为受害者痕迹，并查看附近可能作为攻击者痕迹的网络。

要在Allegro中做到这一点，你需要使用两个重要的模拟工具来分析串扰:

耦合分析。此分析的目标是确定两个迹线之间的耦合系数，并在耦合系数过大时采取措施降低耦合系数。
串扰的分析。顾名思义，这涉及直接模拟从攻击者到受害者的串扰信号。这是一个时域模拟，将向您展示由于串扰而在受害网络上引入的确切波形。

耦合分析

耦合分析工具可以从Allegro中的Signal Integrity程序中访问。运行此工具时，用户选择要分析的网络。计算结果后，可以在布局中以表格格式和可视格式查看它们。受害者网和攻击网之间的耦合长度和强度可以在布局中以热图的形式显示，使您能够精确地确定哪些网需要更正。

在下图中，N22287555网络与VDDS的耦合最强，这表明数字功率平面的噪声很容易耦合到这个网络中。网络USB0_ID与网络N22155575具有强耦合。这两个网在不同的层上，但它们没有被地面分开。这应该说明在不同层的信号之间放置地平面的效果;它降低了潜在耦合信号的强度。可以使用热图直观地识别存在高耦合的特定区域，热图向您显示路由的哪个区域可能需要调整以抑制串扰。

耦合分析结果直接来自PCB布局。热图显示了不同地区的强

串扰分析

耦合分析允许您确定哪些网络可能表现出强耦合，而串扰分析则向您显示任何耦合信号的强度。在Allegro中运行耦合分析的相同工具也运行串扰分析。只需运行信号完整性程序中的工具，并选择要分析的网络。该工具将返回图形和表格结果，显示所选各种网络之间的耦合信号强度。请注意，该分析将向您显示耦合区域和耦合系数，就像在耦合分析中所做的那样。

快板分析结果直接来自PCB布局。热图准确地显示了引入串扰的位置，表格显示了该区域的诱导信号强度。

解决PCB布局中的串扰问题

一旦确定了易受串扰影响的网络，就需要将受害者和攻击者的痕迹分开，或者在它们之间提供更大的隔离。你永远不可能完全消除串扰，但你可以将其减少到不会在接收器上引起意外切换(对于数字信号)或过度波形失真(对于模拟信号)的程度。这可以通过以下几种方式来实现:

增加迹线之间的间距。串扰与两条迹线之间的电磁场强度成正比。增加受害者和攻击者痕迹之间的间距将降低受害者看到的场强，这将降低耦合串扰信号的强度。
在另一层路由受害者痕迹。如果你创建了支持高速信号的堆栈，你很可能在平面层之间有交错的信号层。平面层将在不同信号层之间提供自然隔离。如果当前层上没有空间移动信号路径，则可以在不同的信号层中路由受害迹线或差分对。
移动轨迹更接近地平面。地平面扭曲了攻击痕迹产生的电场和磁场，并增加了它们之间的隔离。
在有问题的痕迹之间放置一个保护痕迹或通过栅栏。在两个迹线之间放置接地迹线或通过围栏提供一些屏蔽，就像使用接地平面一样。每当放置隔离结构时，最好总是使用三维电磁场求解器．

请注意，相声是一个相互的过程;如果两条迹带相同类型的信号，则受害者迹将在攻击者迹上诱导相同的串扰信号。这意味着为一个网络解决一个串扰问题也会抑制其攻击者的串扰。

从表面微带切换到带状线意味着带状线将产生更少的串扰，因为它被导体包围，并且它将被表面微带屏蔽。一般来说，如果从微带切换到具有相同特性阻抗和间距的带状线，带状线将比微带经历更少的串扰。

无论您是将受害信号路由到不同的层上，还是增加间距，都可能需要检查迹线中的长度匹配。通过通孔的路由产生额外的传播延迟，这可以诱导在平行网或差动对中偏斜．请注意，只要保持差分阻抗，可以将差分对的一端通过内层布线。

一旦您更改了路由或层堆栈，请使用Allegro中的串扰分析和阻抗分析工作流程再次检查布局。这将确保您保持阻抗控制，同时将串扰降低到可接受的水平。