避免PCB布局错误与正确的设计工具
关键的外卖
在设计准备中避免PCB布局错误。
避免PCB布局错误的组件放置。
在跟踪路由中避免PCB布局错误。
一种放置和布线紧密的电路板，不能承担任何PCB布局错误
印刷电路板布局是一项复杂而富有挑战性的任务，不要让任何人告诉你。电路必须按照严格的规则来构造，以达到最高性能，而与此同时，为了可制造性，必须遵守另一套设计规则。即使是小的和“简单的”布局可以呈现独特的设计挑战，PCB布局工程师必须配备最新的工具来完成工作。
印刷电路板设计CAD工具是软件工程的一个奇迹。它们装载了许多不同的特性和功能，使布局设计师能够完成工作。这些范围从实用程序到最初设置布局设计到高级设计跟踪路由引擎完成示意图中所有的网络连接。为了更好地利用这些工具，设计人员必须理解PCB布局的所有细微差别，特别是那些如果做得不正确可能导致问题的地方。以下是设计人员应该注意的一些常见PCB布局错误。
准备你的设计:你准备好PCB布局了吗?
当一个新的设计为布局做好了准备时，很自然地就会想要进入其中，并开始放置组件和路由跟踪。这样做的问题是，在布局开始之前通常需要做很多准备工作。许多设计师陷入了“我以后再处理它”的思维陷阱，结果发现他们现在有更大的问题需要纠正，而这些问题本可以通过更好的准备来避免。以下是一些常见的问题，如果能在前期处理好，就能避免以后的很多麻烦。
过时的或不正确的组件:对于示意图来说，它们有问题是很正常的组件．如果他们从旧的设计中复制电路，库不是最新的，或者使用了一个实际上已经过时的最喜欢的部分，最终的结果将是相同的。这些部件可能无法用于制造，导致必须重新设计以更新部件。清除BOM中的此类错误或使用库服务中的部件可以解决此问题。
错误的设计同步:有时即使原理图数据库不完整，设计工作也会开始与布局同步．这有很多令人信服的理由，节约时间是最重要的，但结果往往并不好。必须稍后纠正同步问题可能导致部分已完成的电路被破坏。这里的教训是，在你在布局上投入太多时间之前，要花时间把它做好。
板层堆叠配置:众所周知，设计师已经开始布局板之前层分层盘旋飞行已完成。再说一次，这样做通常是为了节省时间，但这些良好的意图可能事与愿违。在布局开始后在CAD系统中移动图层可能会花费时间，并可能导致设计错误。然而，更大的问题是，将完成的路由从一层移动到另一层是否会影响板的整体信号完整性。你可能会发现自己不得不重新设计电路的一些主要部分来纠正这些问题。
设计参数:在布局开始之前没有完全设置好PCB设计CAD系统并不一定会引入设计错误，但它可能会降低您的速度。颜色，网格，和许多其他参数是为了创造一个有助于提高工作效率的工作环境而设计的，如果在开始之前没有配置这些，那么只会伤害到你自己。许多这些设置可以在模板或自述文件中传输，这在开始新的设计时非常有用。
在PCB设计CAD系统中设置颜色参数的菜单
此时，板已经准备好开始布局。接下来，我们将研究组件放置过程中可能发生的一些常见错误。
放置组件时PCB布局错误
让我们面对它，虽然它可能很复杂，但PCB布局也很有趣。在屏幕上操纵组件，它们之间的连接是橡皮筋，这是你能够解决的最具挑战性的谜题之一。然而，就像放置电路板之前的设置一样，这里存在一些潜在的问题，如果你不注意预防这些问题，可能会导致你的设计出现许多问题。让我们首先从涉及您将在板上放置的物理足迹的潜在问题开始。
错误的足迹:我们已经讨论了在设计中使用正确的组件的重要性，但是如果这些组件没有使用正确的足迹，您仍然会遇到问题。尽管从技术上讲，这应该在设计同步过程中被捕获，但设计人员仍然应该确保他们正在使用正确的足迹．无论使用的是PQFP而不是BGA，还是电容的极性颠倒，如果第一次没有发现，就需要重新设计这样的足迹错误。
不要忽视平面图:为了保证良好的信号和电源完整性，PCB电路设计必须仔细分区以获得最大的性能．在高密度设计中尤其如此，每一毫米的空间都很重要。未能做到这一点的设计人员可能需要花费巨资重新设计以提高电路板的性能。使用原理图来放置组件的逻辑组或在板上指定放置房间对于防止分区错误非常有帮助。
DFM是必不可少的:在设计中，确保电路板的可制造性与信号和电源的完整性同样重要。PCB设计人员在布局中遵守可制造性设计(DFM)规则是至关重要的。这些包括组件周围的最小间隙用于自动化装配设备和测试设备，以及供技术人员调试和返工的房间。使用CAD工具中的设计规则和约束是消除DFM错误的绝对必要条件。
记住要设计PDN:虽然布置电路板以获得良好的信号完整性是必不可少的，但关注电源交付网络(PDN)也是同样重要的。在布置电源组件时，设计师很容易放松他们的勤奋，从而在设计中引入噪声和其他干扰。一定要遵守生产设计指南并使用CAD系统的电源完整性工具来检查错误。
最后，板子终于准备好传送痕迹了，但不要放松警惕。如果你不小心，仍然有可能出现错误。
一些常见的跟踪路由错误
使用设计约束(如这里所示)可以为路由设置正确的规则
在印刷电路板布局上布线痕迹是一项非常有益的工作。当每个路由跟踪完成时，相应的网络连接指南就被消除了——使您离完成工作更近了一步。设计错误也很容易渗透进来，破坏你试图实现的目标，所以设计师必须保持警惕。下面是一些值得注意的例子。
逃逸路由:表面贴装设备需要从它们的衬垫路由到通孔，以便在板的其他层上互连。这被称为逃逸路由，或通过扇出路由，对于大多数SMT设备来说是相当直接的。然而，高针数和高音高的设备呈现出更多的挑战，设计师必须注意不要阻塞内部层的路由通道逃避通过．通常，芯片制造商会在他们的产品数据表中发布推荐的路由解决方案，这可以帮助您避免路由拥塞。
约束管理:随着当今电路板设计中所有不同的要求，布局设计师必须充分利用他们的设计约束管理系统．这些实用程序允许用必要的跟踪宽度和间距配置网或网组，并为组件分配清除规则。他们甚至可以更进一步，设置高速设计拓扑，通过类型和电气定时参数等。在上图中，您可以看到设计约束管理系统中可用的一些设置，以防止路由规则违反。
没有足够的路由空间:当路由模式密集的电路板时，提前计划路由需要去哪里是很重要的。这将确保有足够的空间，高密度图案是常见的双数据速率路由．如果没有这个计划，你可能会发现自己更换和重新布线了大部分的电路板。许多CAD工具，如Cadence的Allegro PCB Editor，提供了路由模式，可以帮助完成这样的楼层规划任务。
缺少参考平面:随着线路板设计中信号速度的增加，pcb的布局必须足够参考平面．如果没有这些平面，高速传输线和其他敏感网络可能就没有清晰的信号返回路径。返回的信号反而会在电路板周围徘徊，干扰其他信号，并产生噪声和EMI，这将破坏设计的信号完整性。这些类型的错误可能是灾难性的，因为董事会将需要重新设计，以控制其噪音。
正如我们在开始时所说的，PCB布局可能是一项复杂的任务，特别是当所有这些潜在的错误都隐藏在阴影中时。值得庆幸的是，通过使用PCB设计CAD工具的强大功能，许多这些问题都可以得到缓解。
解决方案就在工具中
在Cadence的Allegro PCB编辑器中，PCB设计师可以使用许多不同的路由选项
我们一直在强调PCB设计工具的不同方面，这些工具可以帮助解决这些问题，但在这里我们将重点关注其中的两个问题:
约束管理:正如我们前面所介绍的，PCB设计中设置的设计规则和约束可以防止设计人员产生意想不到的错误。约束管理系统将允许您控制一切，从组件间隙到通孔上的丝印。例如，您可以创建更改跟踪宽度的特定区域。当路由出高密度组件(如细间距bga)时，这非常有益。
高级路由工具:PCB设计系统，如Cadence的Allegro PCB编辑器，提供了许多不同的选项路由工具．正如你在上图中所看到的，有许多不同的选择。您可以在同一个设计系统中进行逃生路由、单独路由、自动交互路由和批量路由。这不仅可以帮助您避免路由错误，还可以提高您的工作效率。
Allegro还有许多其他功能，可以帮助您避免PCB布局错误，包括库实用程序，模拟器和分析工具，以及完整的原理图包。要阅读更多关于PCB布局的内容，请查看Cadence在这篇文章中发表的内容电子书．
如果你想了解更多关于Cadence如何为你提供解决方案，跟我们和我们的专家团队谈谈．