跳到主要内容

当你设计时PCB后布局模拟

关键的外卖

  • 什么是PCB后布局仿真?

  • 设计人员可以在布局环境中运行的不同类型的模拟。

  • 一个完整的PCB设计系统与后布局模拟可以如何帮助。

从Cadence的Allegro PCB编辑器跟踪路由的3D视图

印刷电路板上的典型迹线布线

电子产品制造商的目标是尽快设计和制造高质量的新产品,使其在竞争中领先于市场。然而,传统的设计流程是构建工作原型来测试电路板的功能,这可能会使开发进度成倍增加。相比之下,对电路板功能的模拟可以大大加快设计周期,还可以提高设计的整体质量。

PCB设计模拟器可以分为两组;那些模拟要设计的电路和那些在电路被设计后分析电路的。符合当今的性能要求高速设计,这些模拟器的使用已经成为电子开发过程中常规和必要的一部分。幸运的是,这些工具正在变得更容易使用,并找到了进入标准PCB布局过程的方法。以下是PCB后布局模拟的详细介绍,以及它如何在设计者的下一个设计期间使他们受益。

PCB设计模拟器

今天,复杂电路板的设计很少没有设计仿真的帮助。有许多不同类型和品牌的模拟器,其中一些作为独立的工具运行,而另一些则被集成到完整的PCB设计系统中。

设计模拟器可以分为预布局和后布局工具,预布局模拟器创建用于开发设计的参数。这就把验证设计是否符合这些参数的工作留给了后布局模拟器。预布局模拟器,如SPICE工具(集成电路重点仿真程序),评估电路逻辑原理图.相比之下,后布局模拟器或分析工具是根据完成的物理布局运行的。

模拟器的计算依赖于来自设计的连通性输入,以及组件和电路模型。后布局模拟器还将从路由板中提取物理元素进行计算。这些元素包括迹线、通孔、金属区域填充和平面,以及计算所需的其他板级物理信息,如介电材料类型、宽度和常数。所有这些信息都用于开发模拟数据库,并将结果反馈给设计师。

设计过程中PCB后布局模拟的好处

在后布局模拟过去是一个比现在复杂得多的过程。最初,PCB布局信息必须导出到一个独立的分析系统,需要一个信号完整性专家来解释数据。这个过程消耗了布局团队等待所需结果的大量时间。值得庆幸的是,许多模拟器的使用已经简化,并被纳入到标准的PCB布局系统中,它们可以向电路板设计人员提供即时反馈。

后布局模拟现在可以运行布局团队期间的地方和路线阶段的设计.像这样的在线分析通过向设计团队提供关于在布置过程中遇到的任何信号完整性问题的即时反馈,缩短了设计周期。设计团队现在可以路由一个总线的轨迹,然后用模拟器分析该路由,以确定它是否提供了预期的信号完整性。如果不是,模拟器将在板布局上显示图形指示,显示需要调整哪些轨迹以纠正问题。

接下来,让我们看看一些可用的基于PCB布局的模拟器,看看它们如何帮助设计人员。

电路板布局模拟器

PCB布局设计人员的生产力大大提高了仿真结果在他们的指尖。这里是设计师现在可以在布局过程中运行的一些模拟。

信号返回路径

建立清晰的信号返回路径是非常重要的参考平面高速PCB设计。由于通孔密集区域、切割和槽等单板特征或甚至分割平面而阻塞的返回路径会导致信号返回在单板周围徘徊。这些徘徊的返回路径在行进过程中总是会产生显著的噪声和电磁干扰。来自信号路径问题的噪声和干扰是信号完整性问题的主要来源之一,很容易降低电路的功能。

通过基于PCB布局的返回路径模拟,设计人员可以快速发现目标信号及其返回路径之间的问题。结果清楚地显示在布局上,让设计师选择如何最好地解决问题,如下面的视频所示。

PCB信号返回路径的后布局仿真

耦合

在一种称为串扰的情况下,离其他网络太近的敏感信号可能会被更强的信号破坏。攻击者的信号可能会压制较弱的信号,使其模仿较强信号的行为。即使轨迹之间的间距可能足以满足电路板的制造要求,但可能不足以防止它们之间的无意电磁耦合。此外,串扰不仅可能发生在并行路由的迹线之间,也可能发生在运行在相邻层板上的并行迹线之间。

在过去,解决像串音这样的问题依赖于设计师花大量时间运行独立的分析工具或调试原型电路板。现在,有了如下所示的后布局模拟工具,耦合问题可以很容易地诊断和纠正,而电路板仍在布局中。

PCB布局后的非故意轨迹耦合仿真

阻抗

阻抗控制需要精确的计算和仔细平衡介电材料板层分层盘旋飞行、阻抗控制迹的宽度和间距。虽然这些步骤允许设计人员为最佳阻抗条件配置设计数据库,但不允许设计人员管理实时阻抗值。如果没有这种控制,阻抗失衡会导致PCB设计中的多个信号完整性问题。

然而,通过在设计工具中内置后布局模拟功能,PCB设计人员现在可以在布线过程中监控阻抗控制的轨迹。如下图所示,模拟器将通过在目标阻抗值之上或之下用颜色编码段来显示阻抗不连续。有了这种级别的检查,设计团队不再需要等到原型构建完成才能验证他们的工作。

利用PCB后布局仿真分析跟踪路由的阻抗值

PCB布线后的迹阻抗数值模拟

反射

在敏感跟踪路由中,阻抗值不匹配造成的问题之一是信号反射。PCB设计中的高速信号依赖于驱动器和接收器之间的清晰传输和接收。然而,如果这些线的轨迹在其长度上有不同的阻抗,信号就可以被反射。这种反射可以叠加在输出信号上,并将其扭曲到改变其轮廓的程度,从而降低其完整性。

使用PCB后布局模拟工具,如反射分析工作流,如下所示在Allegro PCB编辑器中,设计人员可以立即评估信号反射在他们的跟踪路由。屏幕上突出显示的错误允许布局团队发现信号反射,并改变他们的设计以避免信号的完整性问题。

利用PCB后布局模拟检测信号反射

PCB后布局信号反射仿真

时机

的成功DDR等高速路由配置取决于创建正确的跟踪长度以支持路由的计时要求。曾经,PCB布局设计人员使用报告和其他线路测量工具来实现他们需要的时间限制。

现在,使用显示时间结果的后布局模拟器,如下图所示,设计师可以很容易地从颜色编码的痕迹中看出哪些痕迹太长,哪些太短。与计时模拟器一起,自动轨迹调优功能还可以帮助设计人员使用最优轨迹长度快速路由其设计。

利用PCB后布局模拟评估高速路由时序

PCB后布局的高速跟踪路由时序仿真

IR降

建立一个健壮的电力输送网络(PDN)对两者都至关重要电源完整性以及在印刷电路板设计中的信号完整性。然而,这是非常容易错过的微小细节,如关键的电源引脚没有接收到他们需要的电压,因为与电源平面的连接很薄。虽然该连接足以满足标准drc,但还不足以满足PDN的电源完整性要求。

像这样的PDN问题通常需要对物理原型进行繁琐的调试。现在,设计团队可以在PCB布局过程中快速有效地进行功率评估。如下图所示,彩色编码的显示器将显示需要在哪里进行更改以支撑电力或地网。

使用PCB后布局模拟验证PDN的电源完整性

PCB后布局模拟电路板的功率传输网络

正如我们所展示的,这些PCB后布局模拟工具可以在第一次通过时获得正确的设计。它们可以节省设计周期中的时间和金钱,并与完整的PCB设计系统一起,使设计师的工作更容易。

完整PCB设计系统的要点

从原理图捕获到最终的制造文档,PCB设计CAD系统需要广泛的能力来完成工作。我们已经看到了在设计过程中使用后布局仿真工具的重要性,这是一个完整仿真包的后端,从原理图捕获期间的电路分析开始。另外,一个完整的PCB设计CAD包应该有全面的设计规则和约束条件系统,多种自动路由功能,3D检查和查看。

Cadence的PCB设计系统为设计人员提供了这些功能,使他们能够完成广泛的设计,包括模拟、功率、数字、弯曲、高频等。有关设计师如何成功地使用他们的工具来完成高速设计的更多信息,请看这篇文章电子书从节奏。

如果你想了解更多关于Cadence如何为你提供解决方案,和我们的专家团队谈谈