跳到主要内容

减少电磁干扰的最佳PCB设计指南

关键的外卖

  • 理解EMI和EMC的区别。

  • 电路板上的电磁干扰的来源是什么?

  • 如何设计最小的电磁干扰。

电场和磁场之间的关系

电磁干扰组成

从物理学中我们知道自然界有四种基本力。它们是强核力(结合中子和质子)、弱核力(允许放射性衰变)、引力(赋予物体重量或将物体拉向更大的吸引物)和电磁力(带电粒子之间的磁力吸引)。在许多情况下,这种同时具有电和磁性的吸引力是有利的。例如,在电机中,磁性被用来促进定子围绕转子的运动。然而,在其他情况下,这种自然发生的力可能会对预期的电路运行造成重大问题。

所有的电子电路板都是为了允许甚至强调电子流来实现某些性能目标。这个动作——电流通过一个封闭的路径——产生了一个向外投射并垂直于电流流动的磁场。当电场中有附近的电子元件或信号路径时,电磁干扰(EMI)发生。对于许多PCBA设计,特别是高速板,控制EMI的数量是必须充分管理的首要考虑因素。对于带有散热器分类组件的板,通常的方法是实现一个EMI滤波器设计.虽然滤波器是有效的,作为一个电路板设计师,了解额外的PCB设计指南,以减少EMI是一个工具,你可能会经常使用。

EMC和EMI:有什么区别?

大多数PCBAs并不是产品中唯一的电子或电气设备。因此,在我们深入到单板之前EMI的担忧,从宏观或系统层面理解环境干扰问题是有帮助的。就像电磁能量从单个组件、导体或痕迹中发出一样,它也从电路板本身辐射到环境中;如果你以前没有,把一个高斯计靠近PCB,你会得到一个读数。当多个板很接近时,实现它就变得很重要电磁兼容性或EMC。

电磁兼容可以被认为是在电磁元件之间实现可接受的和谐或平衡,从而使干扰量最小,或至少低到不会显著妨碍正常运行。不幸的是,消除所有的电磁干扰还不可能;然而,获得电磁兼容是多少。EMI实际上是来自电磁源的任何干扰,通常指的是单个PCBA上的干扰。这种分类对于研究这个问题是足够的,因为电路板上和来自电路板的电磁干扰的最小值有助于电路板运行环境的电磁兼容。

PCB电磁干扰来自哪里?

电磁学的频率范围是无限的,几乎无处不在。正如下图所示,它是由我们日常使用的许多工具、器具和产品产生的。

电磁频谱的一部分

电磁频谱

只要有电流,就有电磁干扰的可能。对于PCBAs来说,电磁干扰的来源可以分为以下几类:

  1. 组件

电子元件和元件——特别是高功率设备,如处理器、fpga、放大器、发射机、天线等——可能对电磁干扰有很大影响。此外,切换组件产生的干扰可能是破坏性的。

  1. 信号和痕迹

电磁干扰也可以沿迹线或在引脚和连接器点产生。例如,不平衡差动双路由可能导致信号衰减和反射沿传输路径,可能严重影响信号完整性或准确识别信号的能力,导致错误的电路行为。此外,由于杂散电容,信号路径和地平面之间可能会形成不必要的耦合。

  1. 外部资源

如果电路板离辐射源太近(可能是另一个电路板或元件),就会在PCBA上引入emi。谐波也可能产生于振动或运动在您的板子环境中的其他设备或设备。

显然,消除EMI的所有潜在来源是一项艰巨的任务。幸运的是,有PCB设计指南可以减少电磁干扰,以帮助噪声最小化和实现电磁兼容

减少电磁干扰的最佳PCB设计指南

了解可能影响您的电路板的EMI来源,对于设计策略以减轻这种对PCBA性能的随时存在的威胁是至关重要的。此外,从干扰源的角度观察电磁干扰,从而最小化方法针对特定的干扰源,可以从这个角度设计一套PCB设计指南以减少电磁干扰。

减少元器件的电磁干扰

如前所述,元件可能是电磁辐射的主要来源,不仅会影响机载操作,还会破坏外部PCBAs和电子电路。因此,确定减轻其负面影响的行动,如下所列,对于良好的环境干扰减少指南至关重要。

如何减少元器件的电磁干扰

  • 尽可能选择低功耗部件
  • 电路板上最大的电磁干扰产生器之一是需要大量电力的部件。随着功耗的降低,通常可以找到不牺牲功能或质量的替代方案。
  • 隔离不同类型的组件
  • 一个好的设计实践是始终将处理相同类型信号的组件放在一起。例如,数字组件应该靠近其他数字部件,并与模拟设备隔离。
  • 利用PCB击剑
  • 减轻电磁干扰的另一个工具是将元件或子电路围在围栏内;如PCB保护环和法拉第笼。这些也有效地减少辐射到您的板子周围的环境。
  • 采用散热技术
  • 对于电子元件,能量产生热。因此,高效的散热器和通孔可以极大地帮助最小化电磁干扰。

除了减轻来自组件的电磁干扰外,跟踪的运行方式也会极大地影响电路板的电磁干扰。

基于EMI最小化的PCB布局设计

布置板子时最重要的考虑因素之一是间距。包括确保电气间隙和爬电导电元件之间的距离足够。

间隙和爬电距离

保持足够的间隙是最小化电磁干扰的关键

对于多层板,导电层和接地层之间的顺序和距离也很重要,如下表所示。

如何减少来自信号和飞机的电磁干扰

  • 信号迹线之间要有足够的间隙
  • 减少迹间电磁干扰最重要的因素是间距或间隙。遵循CM的建议,这些建议应该基于IPC标准。
  • 确保接地去耦和旁路电容
  • 杂散电容难以避免;然而,它的影响可以通过尽可能靠近引脚的接地电容来缓解。
  • 采用良好的EMI滤波
  • 大多数设计,特别是在使用数字信号的地方,包括开关设备,会造成信号失真。在这些情况下,提高信号保真度的最好方法是滤波。
  • 尽量减少返回路径的长度
  • 地面返回应尽可能短。
  • 确保不同的轨迹是相同的
  • 对于差分信号路径,必须使迹对相互镜像。这包括痕量长度、铜重量和恒定分离。如有必要,应使用曲流来保持长度和分离。
  • 避免尖锐的角
  • 在走线时,应使用圆角代替尖角,因为尖角可能由于特性阻抗的修改而引起反射。
  • 不要将导电层相邻放置
  • 在PCB堆叠时,永远不要将两个导电层相邻放置。最好用一个地平面把它们分开。
  • 小心分裂的地面飞机
  • 对于不同的信号类型,最好使用不同的依据。然而,如果你确实使用分割的地平面,请确保使用单个点来合并地平面。

你的PCB布局,包括它的堆叠,是很重要的促进良好信号的完整性和降低EMI。然而,如果不解决外部电磁干扰问题,就没有一套减少电磁干扰的PCB设计指南是完整的。

避免外部电磁干扰

最小化外部电磁干扰对于电路板上的信号完整性和电路运行非常重要,同时也有助于PCBA安装环境的EMC。可以采取的措施包括以下几点。

如何减少外部电磁干扰

  • 使用屏蔽
  • 通常,屏蔽应用于特定的元件或子电路。它们与栅栏的不同之处在于,它们通常是由绝缘材料制成的,并放置在部分的顶部或完全封闭它们。
  • 使用附件
  • 外壳通常被视为安全装置。然而,外壳也有效地保护电路板免受碎片和外部来源的电磁干扰。

上面讨论的所有PCB设计指南,包括组件、布局和外部源,都可以有效地减少电路板上的电磁干扰,并为电路板运行环境的EMC做出贡献。但是,这些是否必要取决于您的设计、功能和性能目标。因此,您应该努力优化您的设计以减少电磁干扰,这是最好的使用分析工具,如Cadence的PSpice。

用PSpice验证EMI优化PCB设计

PSpice是一个模拟工具,可以用来分析和验证您的设计的电气参数提交制造之前。PSpice的最佳用途之一是评估整个电路板的信号完整性。这包括评估热分布和散热技术,在广泛条件下的电路响应和其他模拟。为了帮助您创建PCB布局,高级分析(AA)是可用的。通过建立这些先进的功能,以及以源为目标的良好PCB设计指南,您可以优化您的电路板设计以减少电磁干扰。

有关在PCB设计指南中使用模拟以减少电磁干扰的好处的更多信息,请参阅本文电子书在联合仿真electrical-thermal。

如果你想了解更多关于Cadence如何为你提供解决方案,跟我们和我们的专家团队谈谈