如何消除时钟抖动
关键的外卖
时钟抖动表示时钟信号的时域不稳定性。
低时钟抖动是理想的时钟信号的信号完整性。
适当地终止迹线是消除反射引起的时钟抖动的适当方法。
精心的电路布局可以消除系统时钟电路中的时钟抖动
在数字电路和模拟电路中，时钟信号被用来使系统以高速同步运行。时钟被设计成高精度和随时间稳定的。然而，由于抖动和失真，时钟信号的信号完整性可能会受到损害。时钟抖动在时钟信号和电路操作中引入了不确定性。随着信号的传播，时钟抖动增加。时钟抖动的影响是累积的，它会破坏通信信道，降低通信的性能模拟-数字转换器，并降低信噪比．学习如何消除时钟抖动是设计师在为数字和模拟系统设计时钟树时要掌握的关键技能。在本文中，我们将了解什么是时钟抖动以及如何消除它。
什么是时钟抖动?
在数字通信中，与位或符号值相对应的信号窗口偏离其理想定时是常见的。用于在系统中建立同步的时钟信号也容易受到定时变化的影响。时钟信号的边缘常常不能与理想信号相一致。时钟信号偏离其理想值的任何计时偏差都称为时钟抖动。时钟抖动表示时钟信号的时域不稳定性。
用抖动来表示时钟信号的定时性能。时钟抖动可以测量为实际时钟信号的边缘和理想波形之间的时序变化。时钟抖动通常以皮秒表示。低时钟抖动是理想的时钟信号的信号完整性。高时钟抖动值表明系统的定时性能较差。时钟抖动类型的识别、测量和适当的消除方法对于系统高速同步运行的性能至关重要。
时钟抖动的类型
时钟抖动可分为:
〇随机抖动随机抖动是系统整体抖动的主要因素。随机抖动是无界的，可以被描述为内在的，因为它存在于每个系统中。随机抖动很难诊断和消除。
确定性抖动-时钟信号中所经历的确定性抖动是由于某些特定的原因。大多数情况下，确定性抖动是周期性的和窄带的。它的重复性使它很容易被发现和消除。确定性抖动可细分为:
周期性抖动-任何与周期频率相关的抖动都可以看作是周期抖动。通常，周期抖动与噪声源具有相同的周期频率。开关电源的抖动就是周期性抖动的一个例子。
依赖数据的抖动-动态改变占空比并给出不规则时钟边缘的抖动称为数据相关抖动。符号间干扰是数据相关抖动的一个例子。
抖动可以与噪声源相关，也可以与噪声源不相关。无论与噪声源的相关性如何，时钟抖动都会显著影响系统性能。一些加剧时钟抖动对系统性能影响的因素包括:
- 噪音的来源
- 干扰
- 热噪声
- 加载条件
- 电源变化
- 相邻电路的干扰
时钟抖动的常见影响
时钟抖动造成的不良影响不利于高速系统的设计。在数字通信系统中，时钟抖动会导致错误，降低信道性能，并引入channel-to-channel干扰．在高速数字系统中，信号的精度因时钟抖动而变差，并增加误码率。在采样系统中，如模数转换器，时钟抖动的存在导致再现信号的模糊在信号中加入噪声。时钟抖动破坏了ADC的时序，降低了转换器的性能。
让我们来看看如何消除各种系统中的时钟抖动。
如何消除时钟抖动
学习如何消除时钟抖动的关键是首先要了解它的原因。时钟抖动的两个主要原因是:
迹迹衰减-印制电路板中的有损迹线材料就像一个低通滤波器，衰减时钟信号。随着迹长和频率的增加，衰减的严重程度随着时钟信号边缘中高频谐波的存在而变得更糟，从而增加抖动。
〇淘汰方法选择一个高摆动模式，以抵消痕迹衰减和时钟抖动。反射,由于迹线中的反射，时钟信号过冲或过冲。反射主要是由未终止的迹线和阻抗不匹配引起的，它们加剧了时钟抖动效应。
〇淘汰方法正确地终止跟踪。串联端可用于驱动端，并联端也可用于驱动端，接收端最好采用Thevenin或AC端。
其他一些消除时钟抖动的技术包括:
- 增加时钟信号的转换速率。通过使用定制的高性能、低抖动时钟振荡器来改进时钟源。
- 在驱动端提供预强调，以提高时钟信号中的高频内容和最小化确定性时钟抖动。
- 在接收端引入均衡以防止确定性时钟抖动。
- 通过锁相技术使用重锁解决方案来最小化随机时钟抖动。
- 使用抖动衰减电路。
在设计系统时钟电路时，学习如何消除时钟抖动至关重要。精心的电路布局、适当的滤波、精心选择时钟硬件和分频是消除系统时钟电路中时钟抖动的一些潜在方法。您可以利用Cadence软件设计无时钟抖动的数字和模拟系统。Cadence提供了一套完整的系统分析工具，用于设计具有最小时钟抖动的时钟驱动系统。
领先的电子产品供应商依靠Cadence产品来优化各种市场应用的电源、空间和能源需求。如果您想了解更多我们的创新解决方案，和我们的专家团队谈谈吧或请订阅我们的YouTube频道．