能否消除PCB中的远端串扰(FEXT) ?

有两种形式的相声:近端相声(NEXT)和远端相声(FEXT)。前者被观察到在靠近驱动器的受害者互连上，后者被观察到在靠近接收器的受害者互连上。其中每一个都有一个电感和电容的贡献，这意味着串扰的强度是由两个迹线之间的互感和互容决定的。

下一个不能通过适当选择介电材料或迹几何来抑制;它总是会发生，并且只能通过更大的间隔、减少寄生或某种屏蔽结构来抑制。

那么FEXT呢?如果你看一下FEXT强度的方程，在带状线中有一个特殊的数学情况，其中FEXT为零。这在现实中会被观察到吗?我们将在本文中详细分析这一点。

串音耦合系数

相声耦合系数可以通过计算由于两个迹线之间的互电容和互感而施加在受害者迹线上的电压和电流得到。用于计算该电压和电流的串扰耦合系数是通过对受害线路上感应的电压的容性贡献和电感贡献相加来定义的。最终的结果是得到一个比值，该比值定义了近端电压(V-NE)和远端电压(V-FE)与攻击线上的信号水平。

不经过整个推导，FEXT和NEXT耦合系数定义如下:

串音耦合系数

NEXT和ext耦合系数。

下标“M”表示“互”，即互电容和互感。下标“L”表示“线”，表示线的固有电容和电感。当这些NEXT和FEXT较大时，串扰信号的强度也较大。在高速PCB设计中，设计者的目标是尽可能地抑制串扰，并在理想情况下消除它。

注意，对于NEXT，表达式假设轨迹之间的平行长度等于或大于速度上升时间乘积。如果这个比值小于1，那么NEXT将减少一个因子:

下一个比例因子。

对于文本文本，我们在表达式的右侧有归纳贡献和容性贡献的区别。这意味着，如果攻击者和受害者之间满足以下关系，就有可能消除文本文本输电线路:

FEXT减少

如果对FEXT的相对电感和容性贡献相等，则它们相互抵消，FEXT = 0。

现在有一个公平的问题要问:要设计两条传输线，使它们的FEXT耦合系数等于0，需要什么?这取决于我们是在研究微带还是带状线，以及我们是否有共面路由，这可能用于具有较厚电介质层的板。

条线中的文本文本

可以想象，在带状线中会出现FEXT取消的特殊情况。具体来说，如果满足以下条件，就可以满足上述关系:

攻击者和受害者传输线的阻抗相等
条带线上下材料的介电特性是线性的、各向同性的和均匀的

#1只满足在包含带状线的层的上面和下面使用的层压材料具有完全相同的Dk值的情况。这并不总是发生;PCB堆叠可能使用交替的芯-预浸层对，它们的Dk值不相同，因此总会有一些FEXT。

#2只适用于低频率，这意味着当上升时间足够慢，相关带宽没有跨越太远到GHz范围时。如果满足这个条件和#1，那么FEXT就有可能被消除。这在现实中并不总是发生;相反，减少FEXT的最好方法是将跟踪分隔开，使其更接近参考平面。

微带中的文本文本

如果我们只看一对微带，应该很清楚，电磁存在的痕迹周围的环境永远不会是均匀的，所以总会有一些串扰。对于两个并行运行的微带，除非电介质和掩码的Dk值等于1，否则FEXT不能等于0。

但如果采用更复杂的路由和传输线设计呢?事实证明，已经有一些关于使用存根微带传输线在串扰的电容和电感贡献之间产生破坏性干扰的研究。下面是Intel讨论的一个例子和两篇关于这个问题的参考文献。

FEXT减少

用于FEXT抑制的存根传输线。

有关这些结构的设计详情，可参阅下列资料:

这种结构的基本思想是，沿着每条线的stub人为地增加了两线之间的互电容，而不会大大增加它们的互感。这样，相对电容耦合分量和电感耦合分量被拉近，它们的差值接近于0。这里的重要因素是设计这些存根的尺寸，使它们不会沿这些线的长度产生过多的S11，因为潜在的阻抗不连续。只要与数字信号在上升时间内所经过的距离相比，stub不是太宽，那么它们就不会产生过多的S11。

当您需要评估互连之间的NEXT和FEXT的强度时，您可以使用集成的信号完整性工具Allegro PCB设计师与Sigrity从节奏．只有Cadence是最好的PCB设计和分析软件其中包括行业标准的CAD工具、强大的路由功能等等。

订阅我们的通讯以获取最新的更新。如果你想了解更多关于Cadence如何为你提供解决方案，和我们的专家团队谈谈．