嵌入式电容材料特性

我们常说，在高速设计中，去耦是确保功率完整性的主要因素。虽然这在一般情况下是正确的，但它可以驱使设计人员在非常小的包装中堆放数百个离散的电容器，以试图降低PDN阻抗。最终，你将耗尽电容器的可用空间，而电容器和集成电路之间的长连接将产生新的电源完整性问题。

为了克服这些问题，设计师可以将一种类型的材料合并到PCB堆栈中。这是一种被称为嵌入式电容材料的特殊材料，有时也称为ECM。虽然嵌入式电容材料永远不会成为解决所有电源完整性问题的灵丹妙药，但它将在某些需要高去耦电容和平面电容的系统中提供一些重要功能。

嵌入式电容材料概述

PCB层堆叠中会出现嵌入电容材料，该材料应放置在主电源平面与其相邻地平面之间。当我们提到嵌入式电容材料时，我们并不是指嵌入式离散电容器．虽然你当然可以磨出嵌入离散的通道，但嵌入电容材料起着完全不同的作用电源完整性．

带有嵌入式电容材料的层堆叠。ECM层将非常薄，而其他层可以从现成的材料中选择标准厚度和Dk值。

下图显示了PCB堆叠中嵌入电容材料的典型位置。在本例中，PWR层可以分成多个轨道，也可以是单个大轨道。

所有嵌入式电容材料都有一些共同的特点:

• 这种材料很薄
• 它们往往有高损耗正切
• 如果需要，它们可以有很高的介电常数

下表说明了嵌入式电容材料的一些重要材料特性。这个列表并不是详尽的，它只是说明了在商业上可用的产品中可能找到的一些价值。的可比值FR4-grade分层也包括在此表中。

介电常数/损耗正切	Dk = 3 ~ 11 损耗正切- 0.02接近1mhz
厚度值	小于100微米
CTE和Tg值	X和Y中~20至40 ppm/°C，约为180°C
击穿电压	3000v ~ 5000v

高介电常数=高电容

为什么嵌入电容材料工作在上面概述的位置?原因很简单:非常薄的绝缘体层具有较高的介电常数，将具有较高的电容密度，从而具有较高的能量密度。这些材料的平面电容密度可以比标准厚度PCB中的平面电容大2-3个数量级。这使得嵌入式电容材料非常适合去耦到GHz频率范围，这正是芯片电容可能不足并开始影响功率传输的地方。

高损耗正切=低纹波

当芯片从PCB中的PDN获取功率时，这些材料在100 MHz至1 GHz附近的损耗正切提供了电磁波的阻尼。这就是为什么，如果你在场求解器中观察平面对的阻抗与频率，当只使用去耦电容器时，平面将无法表现出特征谐振。换句话说，只有

什么时候不使用嵌入式电容材料

从上面的讨论来看，嵌入式电容材料似乎正是设计师确保电源完整性所需要的。那么这个想法在哪里失效了，为什么会这样呢?有几个领域，嵌入式电容材料要么不应该使用，要么没有任何优势:

• 作为支撑电介质路由传输线
• 作为毫米波互连的支撑介质
• 在已经提供大量平面电容的非常大的板上
• 在电路板上已经有足够的去耦电容，包括模上电容

在前两点中，不应使用这些材料，因为它们的损耗切线与FR4相当，但频率值较低。这种损耗特性使得这些材料对于电源完整性非常有用，即使在没有足够的去耦电容器的情况下。因此，它们抑制从较低频率截止开始的信号传播，如果核心电压低和/或路由通道长，它们可以过度降低信号电平。

最后两点是成本与性能的问题。在这两种情况下，电路板可能已经有足够的电容与标准层压板，所以没有理由花更多的钱在额外的电容。当规模扩大到大容量时，情况尤其如此;应该考虑可以去除的每一点不必要的成本，你可能会发现你不需要嵌入式电容材料。

高速PCB设计专业人士信赖的布局和路由功能Allegro PCB Designer帮助他们建立先进的数字系统。Allegro是业内最好的PCB设计和分析软件从节奏，提供一系列产品设计功能，以及一整套管理和版本控制功能。Allegro用户可以访问一套完整的原理图捕获功能、PSpice中的混合信号模拟以及强大的CAD功能等等。

订阅我们的通讯获取最新信息。如果您想了解更多Cadence如何为您提供解决方案，和我们的专家团队谈谈吧．