外部振荡器;放置和路由权衡

改变时钟对PCB布局有什么影响吗?

每隔六个月，就会发现我的家庭用品中“物联网”的数量还不够多。<提示不祥的小提琴尖叫>我们能谈谈我配偶对挂钟的迷恋吗?至少，卧室里的那个是不会滴答响的那种!当然，如果电池快用完，调整一下可能就会让它永远歇业。总有一些东西能让我重新回到那个阶梯上。时钟的设置和重置也是PCB设计中的一个问题。

保持工作电路完好无损

硬币模拟部分的工程师们非常依赖于一个可以工作的电路。如果某件事有足够的裕度，那么就不要用“任意和反复无常”的修改来接近它。在这种情况下要小心行事，因为事情失控的方式有很多。从一开始就把水晶当作敌对的武器。这样，如果它必须增长，其他几何图形已经倾斜远离危险区域。

图1。地面浇注(绿色)围绕着晶体，但不与地面引脚接触。第2层的地平面类似地在晶体周围开槽，以帮助控制杂散发射。

在射频芯片/电路板带出过程中，令人沮丧的主要原因是带外发射。一些奇阶谐波最终会超过掩模。图中会出现一个不想要的尖刺或肿块。带通滤波器有其局限性，并且在使用电源时需要花费金钱。模拟工程师们夜以继日，满怀激情地解决这些问题。他们在调整电路和测量中茁壮成长。

一个微妙的调谐存根或电源馈电上的感应颈下可以解决这个问题。但是，现在你已经改变了你周围的小世界，任何事情都可能发生。无线电频率无处不在，可以接收和传播。在不以其他方式干扰频谱的情况下，制造一个强正弦波是一项艰巨的任务。我们有充分的理由尊重这一链条中完全合规的环节。

外部振荡器-一个闹钟

值得警惕的是:超过一定数据速率的数字电路将开始类似于模拟电路。大多数mcu都有一个外部振荡器的选项。那是什么?这通常是覆盖系统时钟并在系统上施加不同的周期时间的一种方法。为什么要这样做?一般来说，超频可以提高性能，而降频可以节省电力。有些仅用于启动，有些仅在使用某些功能时才活动。问题是，当它打开时，1和0上的字符串会不停地碰撞电路的其他部分。

图2。旋转Y1并对齐被动元素会更干净。为了能装进电磁干扰屏蔽，我们做了些妥协。

与这些时钟相关的网络名称通常包括字母“XO”。这些晶体的流行频率在千赫兹范围内。每个可用频率都有自己的谐波(以及自己的封装尺寸!)。

也许你从16KHz开始作为外部时钟。这实际上是在可听到的范围内，但是，当然，没有测量设备，晶体的振动是难以察觉的。不过，16KHz的副产品包括32KHz、48K、64K、80K、96K、1.12MHz等等。

少即是多-保持晶体电路短，没有过孔。

它主要在每个其他节点上，但也有很多交叉点，其中16KHz与自然界中发现的其他频率有共同倍数。强烈的共振会对电路造成损害，特别是当涉及到共存时。一个紧凑的XO电路是必须的，但你不能总是得到你想要的。

图3。图片来源:SoundGuys: -一个基本频率，显示出通常与原始频率一起产生的交感波长。

最糟糕的情况之一是，XO引脚位于BGA引脚环的深处。通常，这是在一个小的机箱中发现的，在PCB底部没有足够的空间来放置高组件。这意味着XO迹线将比通常更长。一个典型的例子是电源管理集成电路(PMIC)，其中所有的外围引脚似乎都是电压输入或输出。

水晶可能在板子的另一边，但也可能在板子一侧有头部空间的角落里。使它的角落远离接收链。TX方面也不是很好，但通常比RX方面的受害者要少。找一个交通信号最少的中立角。

图4。左边的垂直轨迹(洋红色)和水平延续(青色)显示了如何在外部时钟设备使用的特别嘈杂的连接周围创建保护带。

将外部振荡器线路从这样的设备下面布线应该是首先要做的事情之一。如果你在扇出中有任何自由，应该为这些痕迹开辟一条宽阔的道路。在BGA上总有一排通孔可以扇向不同的方向。这一行通常围绕着中线，但不一定是这样。

该区域的其他信号应该传到其他层，为时钟网络分配尽可能多的额外空间。如果你能在最嘈杂的信号周围创建一个保护带，那么你就可以称之为好。我们总是想要一个允许无脑路由的最佳位置。我们不能总是得到我们想要的。然后，我们做我们必须做的事情。