Quad-SPI带来快速并行数据传输

串行外设接口(SPI)标准是用于并行双向通信的最成功的芯片对芯片标准之一。该标准坚持将此数据作为向组件提取/提供数据的中等数据速率标准，甚至在一些最先进的组件中使用。从数据提取到配置，SPI总线可以完成很多工作。总线在PCB中实现也非常简单，包括在同一总线上具有多个外设的板。

虽然SPI总线已经非常成功，但它的变化允许在PCB中更复杂的实现。在一些高级系统(包括高密度系统)中看到的较大的基于spi的总线之一是四spi总线。该总线是SPI的一种变体，遵循许多在标准SPI总线中使用的相同实现规则。本文将简要介绍如何在电路板中实现总线，包括具有多个外设的总线。

什么是Quad SPI?

四SPI总线是标准SPI总线的扩展，具有四个双向I/ o操作。最初的SPI总线是为了用更快的单端双向接口取代较慢的并行总线而开发的。四SPI总线本质上通过增加额外的I/ o使标准SPI总线再次并行。

四SPI总线的实现与标准SPI总线非常相似。有一个或多个可选的芯片选择引脚(CS)可用于切换外设接口的ON和OFF。还有一个源同步时钟控制总线上的时间，并且总线具有必须遵守的设置和保持时间。最后,公交车也是推拉式的因此，它可以在芯片之间的通信中具有快速的边缘速率和中等速度的数据速率。下面显示了一个带有引脚名的示例实现。

四spi总线拓扑与引脚名称。

注意，还有另一种标准缩写的QSPI，称为排队spi。这两个接口是不同的。排队spi标准通常用于与闪存通信。它可能会变得更加混乱，因为一些处理器将允许单个QSPI接口在四组或排队模式下操作!请务必阅读组件数据表，以确定接口可以操作的模式。

PCB上的四spi

在PCB上，四SPI的实现与标准SPI基本相同，但增加了两条额外的走线。遵循相同的设置和保持时间、时钟路由和系列终止指南。最后一点很重要，因为四spi接口不受阻抗控制，上升时间将取决于总总线电容。为了减少边缘转换的电磁干扰和串扰，小串联电阻(约22欧姆)可以用来减缓边缘转换。

在PCB中实现四spi需要遵循的一些其他基本准则包括:

• 只能通过地面传输信号
• 如果需要信号转换，则根据需要使用拼接通道和接地管道
• 使时钟走线稍微宽一些，以减小它们的电感
• 在四spi线和其他走线之间使用足够大的间距来减少串扰

谁在使用Quad-SPI?

目前，使用quad-SPI总线在多个I/O引脚上进行并行数据传输的设备数量有限。市场上的一些asic包括内置在芯片中的总线。然而，它在处理器中不太常见，因为市场上的许多处理器选项仍然是在旧的硅上构建的，并且这些总线的实现不是一个经济上强大的驱动程序来更新旧的芯片设计与四spi总线。然而，有固件支持的一些单片机它允许使用两个额外的I/ o作为四spi总线的一部分，但它可能以较低的数据速率运行。

尽管总线没有被添加到较旧的处理器中，但它可以很容易地在FPGA．正如许多其他接口的情况一样，FPGA供应商提供的IP可用于构建包含quad-SPI接口的FPGA核心。一些较新的参考设计正在采用这种方法，如果更多的传统处理器将开始实现四spi总线作为标准功能，则还有待观察。

当您需要在PCB中放置组件和路由四spi总线时，请确保使用完整的设计工具OrCAD从节奏来制作电路板。OrCAD包含了业界最好的PCB设计与分析软件，包括一组原理图捕获功能，PSpice中的混合信号模拟，以及强大的CAD功能等等。

订阅我们的时事通讯查看最新更新。如果你想了解更多关于Cadence如何为你提供解决方案的信息，和我们的专家团队谈谈．