跳到主要内容

是否应该使用串联终止来停止振铃

作者Cadence PCB解决方案

地面反弹

当数字信号运行过快时，它们会激发短轨迹上的共振，或者产生必须抑制的EMI。有许多方法可以做到这一点，但对于某些总线，很容易看到欠阻尼振荡，并试图应用阻尼来降低瞬态响应的强度。

这是正确的方法吗?人们常说，数字信号上的信号摆动会产生这些类型的信号/电源完整性问题，因此，降低驱动器组件的输出速度似乎是解决方案。但是什么时候适合在I/O上使用串联终止来停止振铃?答案取决于振铃的来源，以及迹线和负载的电气特性。

瞬态响应振铃

当从数字I/O输出出现振铃时，它将在示波器测量上显示为欠阻尼振荡。这种行为是众所周知的共振现象，特别是由于系统的激励与阶梯式输入。在CMOS逻辑电路中，这个步进输入是一个快速变化的数字信号，触发CMOS缓冲电路，这导致信号传播到输出，以完成PCB中的电路。

当我们提到“铃声”时，我们并不是在谈论你会看到的阶梯反应传输线路末端阻抗不匹配负载产生的重复反射。相反，我们指的是在驱动组件的输出引脚上观察到的振铃。在边缘速率较快的情况下，这种欠阻尼振荡可能有两个原因:

  • 短不匹配传输线的共振
  • 短或长传输线的地面反弹或供应反弹

这两种效应结合在一起可在短传输线内产生瞬态响应。当在时域中测量时，产生的振荡将如下图所示。

短线上的地面反射共振

瞬态响应可以有多个贡献者组合在一起产生振铃，或者可以独立工作并组合在一起产生更复杂的振铃。

那么我们如何解决这个问题呢?这需要更详细地研究这两种效应。

短不匹配输电线路的谐振

当传输线电短(上升时间>>传播延迟)时，负载电容可能与线路电容、线路电感和源电阻相互作用。在这些规范中，负载电容将有助于确定总线上观测到的信号上升时间。这是因为信号有效地存在于总线上的任何地方，并且我们有三个集总电路元件，它们决定了谐振的可能性:

  • 迹电感(约为~5 nH/英寸)
  • 走线电容(通常为~ 100pf /英寸)
  • 微量电阻(通常为~50 mOhm/英寸)
  • 负载电容(从~ 1pf到~ 100pf)
  • 源阻抗(通常在~1欧姆或更低电阻)

在这个构型中，我们有RLC电路，因此它会有一个典型的RLC瞬态响应。此设置中的电阻施加阻尼，因此有理由期望在驱动器输出上放置一个电阻将减少振铃。如果从母线电容的角度来看，忽略电感，电阻会增加母线的RC时间常数。从这两个角度来看，这种解释都是有道理的。

然而，如果你计算临界阻尼情况下的极限(留给读者作为练习)，你会看到当负载电容在某个范围内，可能是10pf到50pf时，瞬态响应的阻尼非常弱，这导致阻尼振荡频率位于信号的带宽截止点以下。

具体的限制取决于上面列出的其他集总参数值，但通常较小的负载电容导致较短线路上的较大振铃。在实际情况中，这主要是在与具有低负载电容且在线上有太多电感的高级组件连接时观察到的。当从ASIC连接慢速信号到处理器或FPGA上的I/O时，您可能会观察到这一点，因为这些引脚具有低负载电容。

短或长输电线路的地面反弹或供电反弹

地面反弹可发生在短或长传输线由于过多的电感在驱动器组件的地面返回路径，它变得突出在CMOS缓冲器开关。说明多余电感位置的典型等效电路如下所示。

地反弹CMOS缓冲电路

地弹跳等效电路和电感位置。

在这里，我们还在线路电容、线路电感、CMOS缓冲寄生(包括ON状态电阻)和GND引脚安装电感之间形成了等效的RLC电路。如果线路短，负载电容也贡献如上所述。结果是典型的RLC电路的瞬态响应。

这里应该用电阻器吗?它取决于电气线路长度和阻抗规范的要求:

总结

下表总结了上述案例，并提供了一些解决方案的指导。

输电线路短而不匹配

长传输线

解决方案

容性负载共振

X

N/A

驱动针上的串联电阻和/或更大的负载电容

地面/供应反弹

X

X

旁路电容

多次反射

N/A

X

负载阻抗匹配

在实际的PCB布局中，使用串联电阻来减慢数字信号应该限制在某些情况下，特别是涉及轻电容负载的电短线。另一个实例是在较慢的单端总线(SPI)上的中等长度线路中，具有低总线电容;串联电阻将增加总线的时间常数。在这两种情况下，电阻会通过施加阻尼来减缓信号。

当您需要放置和布线您的串联终止，AC/DC耦合，或任何其他终止电路，请确保您使用OrCAD这是业内最好的PCB设计和分析软件从节奏。OrCAD用户可以访问一套完整的原理图捕获功能、PSpice中的混合信号模拟以及强大的CAD功能等等。

订阅我们的通讯获取最新信息。如果您想了解更多Cadence如何为您提供解决方案，和我们的专家团队谈谈吧。