跳到主要内容

FPGA中的SerDes:对FPGA整体性能和功能的重要性

发布日期
作者Cadence PCB解决方案

关键的外卖

●了解SerDes功能。

●更深入地了解SerDes在fpga中的工作原理。

●了解SerDes增强的fpga如何提高性能和功能。

带有SerDes-enhanced fpga的电子电路板

电子电路板与SerDes-enhanced fpga。

无论你是将一个网站访问者转换成一个能产生收入的客户，还是将一个分数转换成小数来解决数学问题，准确转换的能力都是必不可少的。

在电子和高速通信领域，将串行数据转换为并行数据的能力对整体功能至关重要。在高速接口的情况下，有一种专门为此类任务设计的设备，称为Serializer Deserializer (SerDes)。那么fpga中的SerDes能提供什么功能呢?让我们开始吧。

SerDes是什么?

SerDes是一种集成电路或设备用于串行数据和并行接口之间双向转换的高速通信。有各种应用程序和技术使用SerDes，主要目的是通过最小化输入/输出引脚和连接的数量，在差分线或单线上提供数据传输。

在功能方面，SerDes芯片可以在两个点之间通过串行流使用并行数据进行传输，从而减少了数据传输所需的数据路径数量。这减少了所需的连接引脚的数量，使电线和连接器小而细。此外，发送端处理并行数据到串行数据的转换，而接收端执行相反的功能。

总之，SerDes芯片将并行数据转换为串行数据，以便它可以在通常不支持并行数据的媒体上传输。SerDes在需要保留带宽的情况下很有帮助。

什么是fpga ?

现场可编程门阵列(FPGA)是一种可以编程和重新编程的芯片，可以在任何时间点执行多种功能。

此外，成千上万的称为逻辑块的单元由单个芯片组成，这些块通过可编程互连连接。FPGA电路由若干块可配置的模块连接而成，具有刚性的内部结构。FPGA本质上是ASIC的可编程版本．

总的来说,FPGA提供通用功能，允许按照您的规格进行编程。然而，就像生活中的大多数事情一样，FPGA的多功能性也有副作用。在这种情况下，这种多功能性是以增加价格、增加内部延迟和限制模拟功能为代价的。

fpga的应用

以下是fpga在电子领域的一些应用:

  • 视频监控

  • SPLDs

  • 电机控制

  • 设备控制器

  • 通信过滤和编码

  • 整个大型硬件系统的仿真(互连fpga)

  • 电脑

FPGA中的SerDes

在fpga中，数据的传输和接收都使用SerDes。fpga和高速SerDes技术的融合将电子领域引入了SerDes增强型fpga。它们的出现为需要千兆数据链路的应用程序提供了一种具有成本效益的替代asic一个电路板(电缆或背板)。

由于成本效益和低功耗设备的增加，这类特殊的可编程设备越来越多地促进设计变化。总体而言，fpga继续从最初的门和路由集合发展到我们现在看到的——从AI到通信的管理任务。

与图形处理单元一样，fpga正在经历着从最初开始的重大变化，它利用了更集中的解决方案空间视图。像大多数电子设备一样，fpga最初是单芯片。尽管它们在晶体管方面的尺寸有所增加，但其架构基础也在不断发展。

SerDes如何在fpga中工作?

就有线通信而言，有两种类型;并行和串行。当我们提到平行时，我们指的是一种总线标准而当我们提到串行通信时，我们指的是USB、HDMI或Lightning电缆。

其特点是，并行通信使用更多的引脚，更少的功率，有限的速度，低带宽，而且，总的来说，不那么复杂。相比之下，串行通信使用更少的引脚，更快，具有更高的带宽，使用更多的功率，更复杂，并且为未来和现在蓄势待发。

可以想象，对于不同类型的应用程序，并行通信和串联通信都是理想的，两者都有各自的优点/缺点。当使用并行传输更多数据时，通常有两个选项:选项一是使用额外的路径，选项二是提高时钟速度。总之，在使用并行时尝试增加传输的数据有三个主要问题。

沟通方式继续

其中一个主要问题是时钟倾斜。时钟倾斜是发生在数字电路系统(同步)中，同一源时钟信号在不同的时间到达不同的组件。任何两个时钟读数之间的差异称为它们的偏差。随着时钟速度的增加，倾斜的问题更加明显和有问题。

在增加传输数据量时需要特别注意的另一个问题是导线长度。有两个因素值得注意:首先，导线长度是关键，经验法则是1ns (1Ghz = 1ns周期)的一英尺传播。其次，由于这个原因，长度的物理性质是至关重要的，因为如果两条线不精确，就会导致数据在不同的时间到达。这将导致传输功能的丢失(不可恢复的数据)。

负担得起更多大量的数据传输而不产生时钟倾斜，我们采用串行传输方式。串行通信利用嵌入在数据中的时钟，这意味着发射机将时钟和数据一起编码。接收器分别提取时钟和数据。我相信你知道，我们利用时钟来采样数据。

fpga中的串行传输

当使用串行传输时，有三个重点领域:

  • 时钟编码方案

  • 渠道优化

  • FPGA的输出和输入级

时钟编码方案

时钟编码方案的作用是保证数据的转换;例如，全0的长数据需要转换(即，它需要一个编码方案)。编码方案示例包括:

  • 曼彻斯特

  • 高级数据链控制

  • 8B/10B(目前最流行)

我们将更详细地讨论8B/10B，因为它是最流行的。顾名思义，8B/10B接收8位数据并将其转换为10位数据。尽管这占用了25%的可用带宽，但这是值得的。这里的权衡是，它将保证直流(直流电)平衡你的线路(运行视差)。这种权衡的另一个方面是它确保了接收器上CDR(时钟数据恢复)的转换。

8B/10B编码方案不仅是最流行的，而且也是非常常见的。我们可以发现它与DVI，显示端口，以太网，火线，HDMI, PCIe, SATA和USB一起使用。

渠道优化

频道优化是指有线电视接口本身。在数据传输方面，有两种类型:

  • 单面

  • 微分

所有高速数据都是有差异的，需要一个额外的引脚，但这样的代价是值得的。这里的妥协提供了更快的速度和更长的电缆长度。此外，在解决渠道优化问题时，还有一些因素需要考虑。它们包括:

  • 电缆施工质量

  • 电缆内铜线的电阻、电容和电感

我们通过使用ISI(符号间干扰)图来测量信道质量，我们也称之为视力图。

FPGA输出输入级优化

FPGA由输出级和输入级组成，这对整体功能至关重要。这两个阶段分别负责前强调和后强调。预强调是在传输之前对视频或音频信号的线路(LVDS 0.35V)进行短暂的过驱动。这将导致更快的转换并提高性能。

注:LVDS为低压差分信令。

串行通信和fpga

fpga是理想的串行通信因为它们运行速度快，并且内置了SerDes块。SerDes对FPGA功能的重要性至关重要。内置SerDes块的fpga使其成为军事应用、网络、高速Tx和Rx以及监视中的雷达系统的理想选择。

在FPGA中使用内置SerDes提供了更高的性能和功能，并提供了比FPGA理想适用的更广泛的应用程序。最后，FPGA中的SerDes还最大限度地减少了输入/输出引脚和连接的数量，同时通过差分或单线提供数据传输。

印刷电路板，芯片和无线电元件电子使用serdes增强fpga

SerDes-enhanced fpga在许多应用中使用。

成功地将SerDes-enhanced fpga等组件实现到您的电子设计中需要使用正确的一组PCB布局，设计和分析软件．Allegro PCB Designer， Cadence已经满了设计工具套件，可以帮助您从经过验证的组件模型创建设计，并分析功能的所有方面。您还将获得一套用于MCAD设计和制造准备的工具。拥有合适的软件可以确保您可以创建高质量的设计，并在第一时间将它们做好。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．