信号噪声衰减不仅仅是滤波器的设计

这些降噪耳机提供一种降噪方式

就在我写这篇关于pcb和电子产品降噪的文章的时候，我正通过降噪耳机在手机上听音乐。降噪措施在电路设计的其他领域与在音频领域一样重要，但实施有效的降噪方案取决于正确识别噪声源。

如果你能识别不同电子元件和电路中的噪声源，那么你就可以采取正确的步骤来减少不同电路中噪声的影响。我们很快就会看到，一些噪声源与我们倾向于在电子学中讨论的典型噪声类型无关。除滤波外，还应采取其他步骤来消除噪声。

信号噪声衰减

当然，信号完整性的目标是能够保存和预测电子设备信号的实际行为。因此，当我讨论电路设计的信号噪声衰减时，我正在研究可能影响电子设备内整体信号质量和健康的相互冲突的噪声源的数量。

虽然在任何印刷电路板或IC中，预期的噪声仍然是平衡或适应的痛苦，但当您的任务是消除随机噪声源时，噪声衰减变得更加棘手。

随机噪声衰减

在处理信号时，你可能会发现自己遇到的一个更困难的情况是，在试图保留信号的同时，仍然要去除潜在的随机噪声源和干扰源。许多滤波技术虽然能有效地去除随机噪声源，但也要付出必要的代价，即带走一些有用的信号。

下面，我将讨论不同类型的随机噪声衰减以及围绕它们进行设计的一些方法。

热噪声

由于热波动引起的随机噪声只能通过冷却组件来衰减。对于大多数元件，例如具有中等输入/输出阻抗的逻辑门，热噪声不是主要问题，因为这些元件中的噪声裕度远远大于热噪声功率谱密度。对于低输入阻抗和窄带宽的元件和电路，热噪声波动通常在nV量级。

当使用具有高输入阻抗的宽带宽组件时，热噪声成为一个真正的问题。即使在热噪声波动接近mv级的极端情况下，该噪声源仍可能不会干扰具有足够高噪声裕度的逻辑电路的运行。运行在5v的TTL组件就是一个很好的例子。如果您需要高精度，则需要使用带宽较小的组件。当1khz就可以时，没有理由使用1ghz带宽组件;请注意，这会使热噪声波动减少1000倍。

模拟-数字转换器

工作时，噪声源尤其成问题高精度模数转换器．在低分辨率的adc中，数字输出电平之间的间隔可能大于热噪声波动，因此错误率将非常低。在非常高的分辨率下，输入信号上的噪声可以与分辨率相当，这增加了输出中的量化误差。这里的一个解决方案是提高采样率，因为这将噪声功率分散在更宽的奈奎斯特采样带宽上，然后将输出通过数字带通滤波器。

过采样ADC噪声衰减

射散噪声和相位噪声

在非常高的频率和低温下变得重要的另一种噪声成分是散粒噪声，它是由构成电流的电子量子化产生的。这是另一个不可避免的噪声源，尽管在大多数系统中它通常被热噪声掩盖。

相位噪声(或数字电路中的时序抖动)除了来自热噪声的贡献外，还来自时钟源的变化。如果使用比较器从参考电压产生时钟脉冲流，时序抖动将与热噪声成正比。与晶体振荡器，你需要使用电气和机械补偿来减少输出的变化。

伪谐波内容作为噪声

元件和电路射频滤波器/放大器或者其他非线性分量可以在输出上产生杂散谐波内容，其中除了期望的信号外，频谱中还可以看到多个谐波。这是由于非线性元件(即基于晶体管的元件)中的谐波产生引起的。作为一个例子，这个问题出现在射频功率放大器调频信号。

这些杂散谐波可以像噪声一样作用于带宽较宽的下游元件。去除杂散谐波需要过滤。如果你在放大器中输入一个单一的谐波，输出端的谐波含量将以输入频率的整数倍出现，因此简单的低通或带通滤波就足够了。对于调频信号，您可以尝试使用以载波频率为中心的高阶带通滤波器来减少互调产物。或者，您可以在较低的电平运行输入信号。

电源轨噪音

电源轨上的噪声有两种形式:来自开关稳压器的纹波或开关噪声，以及由于开关引起的瞬态振荡。通常情况下，从稳压器输出的电容器作为低通滤波器调节直流电压，但在稳压器的其他地方切换仍然可以在电源导轨上诱导噪声，这是从稳压器下游。在稳压器输出端放置一个中心频率正好等于开关频率的高阶窄带阻滤波器，可以极大地抑制开关噪声。

这种电源滤波器可以在开关频率处提供噪声衰减，但它不能正确地处理PDN上的瞬态。

其他噪声问题，如下游元件中的相位噪声(即时序抖动)，源于电源轨上的电源完整性问题。PCB中的PDN实际上是一个复杂的RLC网络，在阻抗谱中具有多个共振和反共振，PDN阻抗谱的结构取决于PDN拓扑(即PDN的几何形状)。

因此，当组件在两个输出信号电平之间切换时，可以在PDN上诱导瞬态响应。这在具有高栅极计数和低工作电压(~1 V)的pld中尤其成问题;这些元件在设计不当的PDN上产生大电流和大纹波，从而导致高误码率。

的瞬态响应在电源轨上很难预测，尽管它可以在测试券上测量。有人可能会认为，这里的解决方案是在每个组件的电源和接地引脚的瞬态振荡频率上放置一个带阻滤波器，但这种不优雅的解决方案增加了组件数量并占用了电路板空间。更好的解决办法是这样做:

• 将相关带宽中的阻抗降低到某个目标值以下。这可能相当复杂，因为它需要知道self-resonance频率PDN中的任何电容元件和寄生电容和电感。这里的想法是获得尽可能低的阻抗值，并尝试将任何阻抗反谐振移到相关带宽之外。

• 尝试对瞬态响应进行临界阻尼或过阻尼。这就是为什么高速电路除了需要标准去耦电容外，还需要大功率和地平面来进行充分去耦的原因之一。除了适当的去耦，您还可以实现包含去耦电容器的RLC去耦网络。目标是使瞬态响应更接近临界阻尼状态。

如果你对你的噪声源有所了解，那么你可以在你的PCB中实施正确的降噪措施正确的PCB设计和分析软件．快板PSpice模拟器Cadence已经满了分析工具套件允许您模拟电路板中不同噪声源的行为，并在您的设计中尝试不同的降噪措施。

如果你想了解更多关于Cadence如何为你提供解决方案的信息，跟我们和我们的专家团队谈谈．