设计规则检查神秘

缺少针脚，动力地面短裤和未对齐的VIA - 没有什么比在设计阶段早期被捕获的简单错误而不得不在生产线上废产品更糟糕的了。

现代的PCB设计就像将复杂的3D拼图放在一起，当您必须在多层板上管理数千个组件和连接时，就会发生错误。

幸运的是，您可以在PCB设计过程的早期进行一些非常简单的事情，可以在将设计发送到制造室之前确保制造性：执行设计规则检查（DRC）。

接下来是刚果民主共和国的速成课程，以及如何帮助您改善可接受制造产量。

什么是设计规则检查？

设计规则检查（DRC）只是设计师可以使用的一组规则，以确保其示意图匹配他们为董事会设定的所有维度和制造考虑因素。

变异是任何生产过程的自然部分。制造室控制过程变化的能力直接与您的产品质量联系在一起。重要的是要通过在设计中增加足够的利润来考虑这些自然生产的自然变化，以确保您获得可接受的功能零件的收益率。

一个刚果让您验证您的原理图和布局实际上反映了您希望将其纳入设计的设计空间。当违反这些设计边缘之一时，DRC工具将通过标记缺失的PIN号，Miswire，Short或其他错误来通知您原理图或布局。

例如，Cadence的Orcad使您能够在设计过程的早期作为示意图捕获执行DRC：

在布局阶段，DRC还将检查物理参数，例如：

• 痕量宽度和间距

• 通过大小和间距

• 训练板纵横比

• 概述所有针垫

超越DRC

DRC仅检查您最初的原理图的有效性，以及它是否可以以良好的产量制造。电气规则检查（ERC）在示意图和布局级别都使用，以确保设备满足电子设计规则，例如浮动设备，网和引脚，电源域交叉以及最大允许的串联通行门。

结论

将DRC纳入您的EDA过程可以防止生产过程中的问题，从而节省您的时间和金钱。我们仅刮擦了您可以运行的检查类型的表面，以确保设计在撞击装配线之前的制造性。幸运的是，现代的PCB设计软​​件可为您提供许多在设计上可以运行的检查。今天查看Cadence的PCB设计和分析工具套件。