第六节- PCB设计:数字路由
这是第六次了部分在返校系列PCB设计师和那些可能想知道更多关于它。
内容
数字路由
有路由，也有“路由”。在这一切开始之前，有必要确定任何需要特殊处理的连接。正如我在扇出一章中所概述的，需要考虑一系列接口。一组网可能有一个最大长度，并且在组内也会紧密匹配。
从那里开始，其他组也可以与该组匹配，但组与组之间允许有更多的倾斜。你会经常在双数据速率(DDR)内存。地址总线和数据总线将被分解成字节通道，有8个单独的跟踪，带有一个时钟或一个设置目标长度的频闪对。
图1。图片来源:作者-单端传输线使用紧密蛇形同步激光雷达传感器
微分对-降低噪声的基础
让我们解开这些组。最常见的情况是一组两个网，我们称之为微分对。当两条线路连接在一起而不是一条线路时，电子魔法就会发挥作用。一条带有一串1和0的线，实际上只是在有电压和没有电压之间跳跃，在它的路径上会遇到其他的痕迹和形状。这些痕迹都想分享它们的噪音状况。
更多的接触，更长时间的痕迹导致更多的相声。更高的电压扩大了耦合效应的范围。当迹线到达目的地时，行程可能已经增加或减少了足够多的杂散电压，以至于接收端可能无法区分高状态和低状态。噪音超过了信号，接收器不得不说:“什么?”然后发送方再次发送消息。
偶尔发生这种事是可以接受的。通常会有一些空闲的时钟周期。如果这种情况发生得太频繁，整个系统就会崩溃。每丢失一个数据包都会增加误码率(BER)，系统只能容忍一定数量的故障。视频可能会断断续续，电话掉线，程序崩溃，随后出现“蓝屏死机”。由于线路损耗和噪声，长高速连接最容易发生故障。
输入微分对:由于冗余，他们对周围的世界有更多的免疫力。相同但相反的信号沿着两条路径传播，接收器可以比较这两个信号并过滤掉共同的噪声。剩下的是对原始位流更好的表示。当涉及到更快和更长时间的全面沟通时，两个比一个好。
图2。图片来源:作者-差分对路由在12层PCB上
注意在图2中，主要组件层是青色的，内部路由层是品红和橙色的。红色的迹线为单端，路由在辅助组件侧。差迹之间的间隙等于线宽的三倍。的FPGA(1)右侧呈扇形展开，差分对彼此聚集。有些引脚对是水平的，有些是垂直的，还有一些在正极和负极之间是对角线的。地面通孔(绿色)倾向于向双侧倾斜。
在QFP一侧，信号通孔紧密间隔，地面通孔放置在过渡附近。理想情况下，信号通孔和接地通孔的所有四通体都是相同的。左下角的三人组是一种妥协。在这一侧的一半，有两对共享三个地面通道口;另一个妥协。
当有对称性时，接地通孔应该接近信号引脚。当它们不对称时，最好将地面通道开一点。大量的水平路由决定了将地面通道与信号通道平行放置。在实际的路由和调优过程中，需要做出妥协。
如果它们的长度紧密匹配，则差分对的性能最佳。我们使用我称之为“减速带”的东西，两条轨迹中的一条会轻微移动，以弥补任何长度上的不匹配。在大多数系统中，最重要的是总体长度，相位匹配的减速带可以沿着线路走到任何地方。
在某些情况下，两条线的一个转弯会使波形不同步到重要的程度。在这一点上，我们引入一个减速带，以相位调整对在每个角落。这就是所谓的动态相位匹配。一个s型急转弯可能不太好但我们的目标是在整个飞行过程中保持这两个信号齐头并进。通过这种方式，任何冲刷布局的瞬态电压尖峰将在完全相同的时间击中两个迹线，允许接收器做它的抵消戏法。
想象一下摄像头的界面，突然间，闪光灯亮了。相机模块通常位于距离中央处理器较远的地方，而它们离闪光灯单元很近。闪光单元的电源不必紧挨着信号来添加瞬时的噪声震动。这些信号是差分路由的主要候选信号。标准MIPI接口考虑到了这一点。
如果高速接口不使用差分信号，那么它的最大长度很可能在较短的一侧。例如，我想到了一种使用eMMC体系结构的闪存。DDR存储器总线中单端连接的阻抗通常在40欧姆和50欧姆．
研究生区
一个印刷电路板作为一个低通滤波器，同样的方式，一个长同轴电缆也会衰减信号的高频成分。我在我的低音装置上使用LPF电路来减少弦的刺耳噪音。这是一件好事。当我们谈论高速数字交换时，刺耳的东西是重要的部分。调低高音就像减慢上升时间一样会增加误码率。眼睛图中的开口变小了。低损耗的材料给信号更多的喘息空间。
一种被称为“表皮效应”的现象将信号的最高频率部分拉出到痕迹的周长。就数据脉冲而言，这使得跟踪看起来更窄，电阻更大。更宽的轨迹是有帮助的，但是为了保持阻抗要求，你需要在X和Z维度使用更多的空间。
模拟世界的一个老技巧是预先扭曲信号。你有没有试过在车后开着后备箱听汽车音响?它将是沉闷的，不漂亮。你可以进去，把音调控制到像冰锥一样的位置。关上车门，回到后备箱，它可能听起来不完美，但它会更加清晰，几乎再次变得美丽。
这就是预失真可以在传输线的驱动销侧做的事情。当太多的比特无法跨越信号的发送端和接收端之间的界限时，作为固件的一部分，会出现反馈循环。这种智能通信必须是任何高速比特流的一部分。额外的预强调将消耗更多的电力，所以我们可以更好地路由这些轨迹，系统将更有效。保持眼睛图表打开!
成为高速和高频信号专家所需要的不仅仅是本章所能提供的。因此，我想推荐得克萨斯仪器等老牌电子公司的数据表和应用说明。不仅仅是数据表，把它们看作PCB设计者感兴趣的主题的论文。
它们可能是特定处理器的应用说明，但指南是通用的。它们是用足够简单的语言编写的，可以理解这些概念。他们的解释是地面循环也许有20年了，但它的行为和以前一样。我知道有些人不相信ap笔记和数据表。虽然没有什么是完美的，但它们也绝非无用。
“从微型计算机发送到另一个芯片的每一个边缘转换都是一个电流脉冲。电流脉冲到达接收设备，通过该设备的接地引脚离开，然后通过接地线返回到微机的接地引脚(见图3)。脉冲不离开接收设备的接地引线并返回到电池，而是以一个循环的方式传播到它产生的地方。循环无处不在。任何噪声电压及其相关电流通过最低阻抗路径返回其产生的地方。”
图3。典型PCB上的返回路径图
水晶环是需要注意的一个。我喜欢切断M-J与地平面的直接连接。通常在XO引脚附近有一个或两个接地引脚，可以用来将这些帽系回地面。如果没有，那么在水晶周围建造护城河也可以起到同样的作用。
减少噪音排放和提高噪音免疫力是对称的。如果处理不当，这是一种双重利益，或者是一把双刃剑。随着数据速率的攀升，数字链接变得更像模拟。串行数据线将受益于模拟世界中使用的相同的噪声抑制技术。
FPGA或现场可编程门阵列是一种芯片，它可以在设备离开代工厂后将逻辑分配到引脚上。与ASIC或特定应用集成电路相比，所有东西都是硬连接的。FPGA通常比等效的ASIC大，并用于开发。ASIC通常是生产的后续芯片，但fpga可以在开发成本和时间都非常紧张的情况下大规模使用。
相关文件:
- 减少电磁干扰的PCB指南-德州仪器
- 高速板布局指南- Altera(英特尔)
- 高速约束值和PCB布局方法- Charles Pfeil
- 高速pcb设计
- 高速/高频应用基材规范