第9节- PCB设计:模拟路由
这是第九次了部分在返校系列PCB设计师和那些可能想知道更多关于它。
内容
模拟路由
哦，PCB设计未来的学生们，这是它真正的地方。数字数据经常与现实世界相关联，在现实世界中逻辑上的1和0是不够的。在这两者之间，是由模拟电路填充的灰色阴影。数据流被转换成数字近似值，突然间，大量小发射器和接收器的空间“嘣”!
总结一下:当涉及到模拟布局时，阻抗是游戏的名称。传输线成为自己的组成部分。位置是围绕着轨迹建立的，而不是相反。你并不是真正的放置和路线，而是建立一条包含沿途组件的路线。”
依赖于保持阻抗常量是一种强大的使用动机表面装配组件并利用微带或共面波导在同一层上进行连接。这些传输线天生就有噪声，所以我们本能地把它们布线在内层，这样它们就可以被夹在一对地平面之间作为带状线迹。这种方案比在外层有一个很长的线路更可取，有时，你只是无法避免传输线交叉。
最好的情况是，当你可以创建一个位置，所有的射频连接之间的引脚，尽可能接近的组装和测试规则允许。当必须选择延长一个或另一个跟踪时，遵从接收(RX)链，允许传输(TX)线具有较长的跟踪。接收器的耳朵大，嘴巴小，而发射器的嘴巴大，听力相对较差。显然，这两个人并不能成为好邻居。
估算给定叠加的阻抗
几个维度和一个常数决定了传输线的特性阻抗。的介电常数(Dk)是决定的关键因素传播延迟还有损失tan。所有的绝缘体都有介电常数。例如，空气的Dk是1。标准的FR4材料的Dk约为4.5，这随着频率、温度和材料的确切类型的变化而变化，因为FR4覆盖了大量的地面。
在外层，有一个值得注意的介电厚度，这是到传输线以下的铜平面的距离。电场和磁场主要存在于这个空间中。一个优雅的设计会让它们保持在那里，而一个狡猾的设计会让它们散开。为了达到典型的50欧姆阻抗，简单的公式是使微带道宽度等于介电厚度。
如果电介质材料非常薄，这可能是一个问题，因为它将是当你使用微通孔。记住，你可以使用第三层作为参考平面，保持第二层不含铜。第二层上的任何东西都会破坏阻抗，也会在传输线和介电空间中的任何东西之间产生大量耦合。取微带的痕迹宽度并将其乘以3，以获得清除层上任何金属的良好安全距离。
选择正确的介质。都在材料里。
控制阻抗的其他关键因素是介电材料的厚度和迹宽。铜的实际z高度、涂层材料和纤维组织的考虑是随着上升和下降时间增加而起作用的次要影响。还有其他指标如损耗正切和材料的热膨胀系数(tg)来评价。
“无论你走到哪里，都有类似的材料可以切入。”
在这一点上，你可能不得不考虑具有贸易名称的奇异材料，如GETEK, Rogers或Megtron。这样做需要一种不同的方法来粗略地计算阻抗。在任何情况下，你必须得到你的PCB制造供应商尽早加入到对话中。有很多选择，其中很多是区域性的。无论你走到哪里，都有相同的材料可以切入。
图1。模拟痕迹喜欢被隔离。
图1中有意将模拟线设置得很宽。这是通过选择0.7毫米的电介质厚度来实现的。考虑到dk, 50欧姆线计算出的宽度非常接近典型衬垫的宽度。这种老式通孔板还打开了所有通孔上的焊罩，以提供一个探针点或潜在的返工路径。模拟技术人员对刮掉一点焊锡掩膜并不陌生。
也不是每次微带轨迹进入带线区域时所采取的荒谬措施。不是一个地线，而是四个，看起来就像一个小的SMA连接器。我们在z轴上做一个同轴轴来屏蔽通道口。当轨迹接近地面通孔时，轨迹变窄，地面灌注收敛，为连接到信号通孔的段创建共面波导。当迹穿过地平面和信号通过的间隙时，迹应该是共面的。让我们来探索一下内部的工作原理。
下面来看条带线轨迹，这里有两个平面层，一个在轨迹上面，一个在轨迹下面。使用相同的一对一公式，但要观察叠加，并确保您考虑的是规则中最薄的介质。堆栈中的一些路由层使得这很简单，因为它们是对称的。(1）
在路由差分对时，相同的经验法则适用于两个跟踪，但只有当它们之间的间隔至少是跟踪宽度的三倍时才适用。它们被认为是不耦合的微分对。在这种情况下，阻抗值翻倍，所以1比1给你50欧姆现在大约是100欧姆。
随着两条迹线越来越近，变得松散耦合(3x和1x迹线宽度之间)或紧密耦合(1x迹线宽度及以下)，阻抗下降，所以两条线必须比电介质更薄，才能回到常见的100欧姆阻抗。再一次，这将PCB引入线宽制造性问题。由于这个原因，我在大多数的板设计中看到过松散耦合和不耦合的微分对。
层数分配:基于层数的典型路由解决方案。
这种14层堆叠提供了4个内部路由层。一个12层的版本将删除第6层和第9层，这是电源层和内部2个路由通道之间的接地层。层5和10将是低速跟踪的选择，而层3和12将是更安全的高速和射频路由．那是因为你会继续拥有地面的飞机上面和下面的传输线而不是一个接地面和一个动力飞机．这方面最好的情况是逻辑和电源平面之间的电压匹配。
图2。图片来源:作者-所谓的3n3堆叠，其中N等于核心通道的跨度。
此外，切出第4层和第5层产生一个10层板。这个价格点消除了地平面之间的内层痕迹。这被称为地面-信号-信号-地面叠加。其概念是相互正交地使用两个路由层，目的是不使两个跟踪横向运行，一个覆盖另一个。当你展开密集的设备或连接器时，其中一些可能是不可避免的。
十层是最佳位置。一个8-Layer董事会将带你回到地面-信号-地面，但你将只有两个内层的路由。在六层及六层以下，我们并没有真正区分每一层的特定用途。所有的层都是地面层。然后是组件层、动力平面、路由层和通常的装饰。那些低层数的板可能很棘手。你必须始终牢记你正在处理的层的上面和下面是什么。
射频模块-盒子里的解决方案
一种流行的解决方案是使用射频模块，其中包括射频芯片和所需的偏置电路和匹配的网络，在矩形封装中，边缘有引脚。射频模块类似于QFN封装，但可能有更大的SMD引脚，位于板内一点。根据频率、模块、衬底可以是常规FR4或高速/低损耗版本，可用于陶瓷和其他奇异材料。
前端模块(fem)将所有的TX和RX电路组合在一个方便的包中。从射频输入引脚开始，它们可能包括一个低噪声放大器、滤波器、双工器、开关、双工器、天线匹配网络、电源调节，以及通向TX输出引脚的最后一级放大器。这一切都在一个很好的射频识别屏蔽下，以帮助通过联邦通信委员会的规定。
图3。图片来源:EE Online -你可以用不同的组件把整个东西拼凑在一起，或者得到一个现成的解决方案，从等式中去除大部分风险。
总结一下:当涉及到模拟布局时，阻抗是游戏的名称。传输线成为自己的组成部分。位置是围绕着轨迹建立的，而不是相反。你并不是真正的放置和路线，而是建立一个沿途包含组件的路线。
研究生院区
如果迹线的宽度和SMD垫片的宽度相等或非常接近，则在整个模拟链中保持阻抗更容易。这需要相对较小的垫块和较宽的痕迹。狭窄的轨迹进入一个大的垫形成一个不连续。满足阻抗几何将意味着在传输线和参考平面之间有较厚的介电。
正如我在阻抗估计部分提到的，该方案与典型的HDI设计规则直接冲突，该规则要求薄介质满足微通径结构的纵横比设计指导原则。在这种情况下，可行的解决方案是在所有传输线正下方的第二层接地平面上切割一个通道，然后使用第三层或更深入的电路板。
接地面上的通道宽度应与迹层上的金属回拉相匹配，通常是迹宽度的3倍。这样，一排通孔可以沿着轨迹的长度掉落，并将实际的接地面与组件层连接起来。可取之处是模拟电路通常不是板的密集部分，所以你应该有多余的层。这是假设电路板的其他部分是HDI技术开始使用的原因。
(2)当堆叠从中线向外是镜像时，堆叠是对称的。此外，构成地面-信号-地面路由通道的三层在z轴上的迹线周围也有相等的介电厚度。板是由核心材料和预浸料构成的，所以通常，厚度会有所不同。对称的主要目的是避免PCB翘曲或其他类似的机械偏差。